[发明专利]用于形成集成电路的方法和集成电路

权利要求书

1.一种用于形成一集成电路的方法，其特征在于，该方法包含：

提供一基板，其包括一逻辑区域，其中该逻辑区域具有多个逻辑子区域；

在该多个逻辑子区域上形成一栅极介电前趋物层的堆叠；

将该栅极介电前趋物层的堆叠从该逻辑区域的至少两个逻辑子区域移除；

在该逻辑区域的该至少两个逻辑区域上形成一栅极介电前趋物层；

对于该栅极介电前趋物层的堆叠和该栅极介电前趋物层执行一电浆处理制程和一退火制程；以及

将该栅极介电前趋物层从该逻辑区域的该至少两个逻辑子区域的一低电压逻辑子区域移除，而不将该栅极介电前趋物层从该逻辑区域的该至少两个逻辑子区域的一高电压逻辑子区域移除，其中该低电压逻辑子区域具有一逻辑装置，其配置为在一电压下运作，该电压小于该高电压逻辑子区域的另一个逻辑装置的一运作电压。

2.根据权利要求1所述的方法，其特征在于，其中该栅极介电前趋物层的堆叠包含至少一第一栅极介电前趋物层，一第二栅极介电前趋物层，以及一第三栅极介电前趋物层其堆叠在另一层上。

3.根据权利要求1所述的方法，其特征在于，还包含：

形成一低电压栅极介电前趋物层，其在该低电压逻辑子区域处的该基板上和在该电压逻辑子区域处的该栅极介电前趋物层上；

图案化该低电压栅极介电前趋物层，以形成一低电压逻辑栅极介电质，其在该低电压逻辑子区域之上；以及

图案化该栅极介电前趋物层和该低电压栅极介电前趋物层，以共同地形成一高电压逻辑栅极介电质，其在该高电压逻辑子区域之上。

4.根据权利要求3所述的方法，其特征在于，其中该低电压栅极介电前趋物层包含一高介电常数介电质衬里，其堆叠在一二氧化硅层上。

5.根据权利要求3所述的方法，其特征在于，还包含：

形成且图案化一导电层其在该低电压逻辑子区域之上和该高电压逻辑子区域之上，以分别地在该高电压逻辑栅极介电质上形成一高电压逻辑栅极电极，和在该低电压逻辑栅极介电质上形成一低电压逻辑栅极电极。

6.根据权利要求5所述的方法，其特征在于，还包含：

在该基板的一记忆体区域上形成一记忆体单元结构，其中该记忆体区域与该逻辑区域经由定义在其间的一边界区域而分隔；以及形成一虚拟覆盖层，其覆盖该记忆体单元结构；其中在形成该虚拟覆盖层之后，在该虚拟覆盖层上形成该栅极介电前趋物层的堆叠。

7.根据权利要求6所述的方法，其特征在于，还包含：

从该记忆体区域移除该虚拟覆盖层；

形成源极/漏极区域，其在该记忆体单元结构的相对侧上且在该记忆体区域内，和更在该高电压逻辑栅极电极和低电压逻辑栅极电极的相对侧上且在该逻辑区域内；

形成一接触蚀刻停止层，其沿着该记忆体单元结构和该逻辑装置的一轮廓；以及

形成一下层间介电层，其在该记忆体单元结构和该逻辑装置之间和上方。

8.根据权利要求5所述的方法，其特征在于，还包含：

以一金属栅极电极替换该高电压逻辑栅极电极或该低电压逻辑栅极电极。

9.根据权利要求7所述的方法，其特征在于，还包含：

形成一上层间介电层，其高于该下层间介电层；以及

形成接触，其延伸穿过该上层间介电层和该下层间介电层而分别地至在该记忆体区域内和该逻辑区域内的该源极/漏极区域。

10.根据权利要求6所述的方法，其特征在于，其中形成该记忆体单元结构包含：

形成一对浮栅电极其在该基板上；

形成一对控制栅极电极其分别地在该浮栅电极上；以及

形成一对选择栅极电极其与该些浮栅电极和该些控制栅极电极侧向地并排。