[发明专利]用于形成集成电路的方法和集成电路

说明书

本申请的各个实施方式涉及形成集成电路的方法，以及相关的集成电路。在一些实施方式中，在多个逻辑子区域上形成栅极介电前趋物层的堆叠，且之后将栅极介电前趋物层的堆叠从至少二个逻辑子区域选择性地移除。然后，形成栅极介电前趋物层，且随后执行电浆处理制程和退火制程。然后将栅极介电前趋物层从低电压逻辑子区域选择性地移除，而不是从高电压逻辑子区域移除。经由在执行电浆处理制程和退火制程之前，将栅极介电前趋物层的堆叠从低电压逻辑子区域移除，较少的栅极介电前趋物材料被处理、退火、和从低电压逻辑子区域移除。因此，减少了所产生的残留物，并且也减少或消除由残留物引入的缺陷。

技术领域

本申请的各个实施方式涉及形成集成电路的方法，以及相关的集成电路。

背景技术

集成电路(IC)制造产业在过去数十年中经历了指数级的成长。随着集成电路的发展，功能密度(亦即每晶片面积的互连装置)一般上已增加，而几何尺寸(亦即可以生产的最小组件(或线))已减小。在集成电路的一些进展包括嵌入式记忆体技术。嵌入式记忆体技术是将记忆体装置和逻辑装置整合在相同的半导体晶片上，使得记忆体装置支援逻辑装置的运作。嵌入式记忆体集成电路包括在不同电压下运作的多个逻辑装置。

发明内容

本揭示内容的一些实施方式提供了一种用于形成集成电路(IC)的方法，此方法包含：提供基板，其包括逻辑区域，其中逻辑区域具有多个逻辑子区域；在多个逻辑子区域上形成栅极介电前趋物层的堆叠；将栅极介电前趋物层的堆叠从逻辑区域的至少两个逻辑子区域移除；在逻辑区域的至少两个逻辑区域上形成栅极介电前趋物层；对于栅极介电前趋物层的堆叠和栅极介电前趋物层执行电浆处理制程和退火制程；以及将栅极介电前趋物层从逻辑区域的至少两个逻辑子区域的低电压逻辑子区域移除，而不将栅极介电前趋物层从逻辑区域的此至少两个逻辑子区域的高电压逻辑子区域移除，其中低电压逻辑子区域具有逻辑装置，其配置为在一电压下运作，此电压小于高电压逻辑子区域的另一个逻辑装置的运作电压。

本揭示内容的一些实施方式亦提供了一种用于形成集成电路(IC)的方法，此方法包含：提供基板，其包含由边界区域分隔的逻辑区域和记忆体区域，其中逻辑区域包含第一逻辑子区域、第二逻辑子区域、第三逻辑子区域，第四逻辑子区域、和第五逻辑子区域；形成第一栅极介电前趋物层，其在基板上且覆盖第一、第二、第三、第四、和第五逻辑子区域；将第一栅极介电前趋物层从第二逻辑子区域选择性地移除，而不将第一栅极介电前趋物层从第一、第三、第四、和第五逻辑子区域移除；形成第二栅极介电前趋物层，其在第一栅极介电前趋物层上和基板上并且更覆盖第一、第二、第三、第四、第五逻辑子区域；将第一和第二栅极介电前趋物层从第三逻辑子区域选择性地移除；形成第三栅极介电前趋物层，其在第二栅极介电前趋物层上和基板上并且更覆盖第一、第二、第三、第四、和第五逻辑子区域；将第一、第二、和第三栅极介电前趋物层从第四和第五逻辑子区域选择性地移除；形成第四栅极介电前趋物层，其在第三栅极介电前趋物层上和基板上并且更覆盖第一、第二、第三、第四、和第五逻辑子区域；以及将第四栅极介电前趋物层从第五逻辑子区域选择性地移除。

本揭示内容的一些实施方式又提供了一种集成电路(IC)包含：记忆体区域、逻辑区域、和边界区域，记忆体单元结构，以及多个逻辑装置。记忆体区域、逻辑区域、和边界区域在基板内，其中边界区域介于记忆体区域和逻辑区域之间。记忆体单元结构设置在记忆体区域上。多个逻辑装置设置在逻辑区域上。多个逻辑装置包括：第一逻辑装置、第二逻辑装置、和第三逻辑装置。第一逻辑装置其配置为在第一电压下运作并且包含第一逻辑栅极电极，由第一逻辑栅极介电质分隔第一逻辑栅极电极与基板。第二逻辑装置其配置为在第二电压下运作并且包含第二逻辑栅极电极，由第二逻辑栅极介电质分隔第二逻辑栅极电极与基板。第三逻辑装置其配置为在第三电压下运作并且包含第三逻辑栅极电极，由第三逻辑栅极介电质分隔第三逻辑栅极电极与基板。其中第一、第二、和第三电压单调地减小，且其中第一、第二、和第三逻辑栅极介电质的厚度单调地减小。

附图说明