[发明专利]用于物理气相沉积腔室的双极准直器

说明书

本发明提供一种包括设置于物理气相沉积腔室中的双极准直器的设备和使用所述设备的方法。在一个实施方式中，设备包括腔室主体和设置在腔室主体上的腔室盖从而界定处理区于内、设置于处理区中的准直器及耦接至准直器的电源。

本申请是申请日为2014年8月28日、申请号为201480050843.0、发明名称为“用于物理气相沉积腔室的双极准直器”的发明专利申请的分案申请。

公开背景

发明领域

本发明的实施方式大体涉及用于物理气相沉积腔室的准直器，以用于形成含金属层于基板上，尤其涉及用于物理气相沉积腔室的双极准直器，以用于在半导体制造工艺中形成含金属层于基板上。

背景技术描述

可靠生产亚微米(submicron)和更小的特征是半导体装置的下一代超大规模集成电路(very large scale integration；VLSI)与极大规模集成电路(ultra large scaleintegration；ULSI)的关键技术之一。然而，随着电路技术的小型化受到紧缩(press)，VLSI与ULSI技术中缩小的互连部(interconnect)尺寸已另行要求处理能力。位于此技术核心的多层(multilevel)互连需要精确处理高深宽比特征，这些特征诸如是过孔(via)和其他互连部。可靠地形成这些互连部对于VLSI与ULSI成功与否及对于持续努力提高单个基板的电路密度与质量方面都十分重要。

随着下一代装置的电路密度增加，诸如过孔、沟槽(trench)、触点(contact)、栅极结构与其他特征之类的互连部以及之间的介电材料的宽度减小至45纳米(nm)和32nm的尺寸，而介电层的厚度仍实质不变，结果这些特征的深宽比增大。

亦被称作物理气相沉积(PVD)的溅射是形成集成电路中的金属特征的重要方法。溅射沉积材料层于基板上。诸如靶材之类的源材料被遭受电场强力加速的离子所轰击。轰击从靶材喷出材料，随后材料沉积于基板上。

物理气相沉积工艺近来更适于沉积材料于形成于基板上的高深宽比沟槽和过孔中。介电层通常形成在导电层或特征上，并经图案化以暴露出过孔或沟槽底部的导电特征。阻挡层通常被沉积成防止层间交互扩散(interdiffusion between layers)，接着溅射金属至沟槽中。

在物理气相沉积工艺中，快速移动的离子高速行进到靶材中而将粒子逐出靶材表面。粒子可借助电荷转移机理与入射离子相互作用而带电。或者，粒子可借助与空间存有的任何电场相互作用而带电，或粒子可维持不带电。在场区和沟槽侧壁顶部附近通常沉积较快。沉积期间，喷出的粒子可朝所有方向行进、而非朝大致垂直于基板表面的方向行进，从而导致在深入沟槽前于沟槽的隅角上形成突出结构。突出物(overhang)可造成金属插塞有孔洞或孔隙形成于内。例如，沟槽的相对侧的突出部可能生长在一起，导致过早封闭及因此阻止完全填充沟槽及形成孔洞或孔隙。此类孔洞并不导电，故会严重(severely)降低所形成的特征的导电性。随着形成于半导体基板上的器件越来越小，形成于基板层中的沟槽和过孔的深宽比(高度与宽度之比)更大。更高深宽比的几何形状更难以进行无孔隙填充。

通常，把抵达基板表面的离子分率(ion fraction)或离子密度控制在所需的(desired)范围可改善金属层沉积工艺期间的底部与侧壁覆盖性。在一个实例中，被逐出靶材的粒子经离子化及受施加至基板的电偏压作用而被加速，以在提早封闭沟槽前促使粒子向下行进到沟槽内。据信通过控制抵达基板表面的离子分率/离子密度可有效促成下达沟槽底部的离子轨迹。被加速离子可更均匀地朝垂直基板表面的方向行进。当被加速离子接近基板表面时，被加速的离子所承带的动量(momentum)可使离子抵达沟槽深处，随后在电偏压的影响下转向朝沟槽侧壁。尽管如此，更深入沟槽仍可减少侧壁顶部附近的突出物影响。然而，随着沟槽的深宽比越来越高且基板尺寸越来越大，越难控制下达沟槽底部的离子分率/离子密度，也越难均匀分布于整个基板表面。因此，物理气相沉积工艺在克服日益令人烦恼的(vexing)突出物管理问题方面仍面临挑战。