[发明专利]LDMOS器件及其制造方法

说明书

本发明公开了一种LDMOS器件，包括：由形成于半导体衬底上的第一导电类型掺杂层的选定区域组成的漂移区，包括依次形成于第一导电类型掺杂层表面的栅介质层和栅导电材料层组成的栅极结构；第二导电类型掺杂的自对准沟道区由以栅极结构的第一侧面为自对准条件的带角度离子注入形成的掺杂区组成。本发明还公开了一种LDMOS器件的制造方法。本发明沟道的长度不受光刻工艺影响，能最大限度降低沟道长度，形成超低导通电阻；还能提高沟道长度的分布的均匀性并从而能提高器件性能的均匀性。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种横向扩散金属氧化物半导体(LDMOS)器件；本发明还涉及一种LDMOS器件的制造方法。

背景技术

低导通电阻是开关LDMOS器件所追求的主要目标，更低的导通电阻可以大幅度降低开关功耗。器件的导通电阻和击穿电压是一对相互制约的参数，现有技术中，在保持击穿电压不变的情况下降低导通电阻的方法包括：

(1)通过RESURF(Reduced Surface Field)设计，尽可能使LDMOS漂移区的电场分布均匀化，这样可适当增加漂移区掺杂浓度。

(2)尽可能缩小器件的尺寸，包括漂移区长度和沟道长度。在中等应用电压如小于30V的条件下，导通沟道电阻占器件导通电阻较大的比例，缩小沟道长度可以有效减小导通电阻。

不同于CMOS器件，LDMOS器件的漂移区是不能作阱掺杂，所以器件的阱、反穿通掺杂或阈值电压调整掺杂的形成区域必须通过光刻定义在器件漂移区以外，之后再进行离子注入形成；这些掺杂区的光刻和栅极结构如多晶硅栅的光刻一起决定多晶硅栅下之下的沟道的实际长度，沟道是在多晶硅栅上加大于阈值电压的栅极电压时形成于被多晶硅栅所覆盖的沟道区的表面的一层反型层。两次光刻对有源区各自的套准精度决定了沟道长度的控制精度。

超低导通电阻的LDMOS要求有超短的沟道长度，两次光刻的套准误差可能使得器件特性发生很大变化，如击穿电压下降、器件漏电或导通电阻增大等。

下面结合附图1A说明现有技术的缺点，如图1A所示，是现有LDMOS器件的结构示意图，现有LDMOS器件包括：

漂移区102，由第一导电类型掺杂层102的选定区域组成，所述第一导电类型掺杂层102形成于半导体衬底101上。

通常，所述半导体衬底101为硅衬底。所述漂移区102不能采用阱掺杂工艺形成；所述第一导电类型掺杂层102由形成于所述半导体衬底101表面的全面离子注入层组成或者由形成于所述半导体衬底101表面上的第一导电类型外延层组成，所述第一导电类型掺杂层102会延伸到整个所述半导体衬底101的表面，图1A中显示的所述第一导电类型掺杂层102都为所述漂移区102，故都采用标记102表示。

栅极结构，包括依次形成于所述第一导电类型掺杂层102表面的栅介质层105和栅导电材料层106，所述栅极结构具有由光刻工艺定义的第一侧面和第二侧面。通常，所述栅导电材料层106为多晶硅栅。所述栅介质层105为栅氧化层，

LDMOS器件还包括第二导电类型阱103，所述第二导电类型阱103通过光刻定义并加离子注入工艺形成于所述第一导电类型掺杂层102中，所述第二导电类型阱103 的第二侧面和对应的所述漂移区102的第一侧面接触。

现有方法中，沟道区直接采用第二导电类型阱103组成。被所述栅极结构覆盖的所述第二导电类型阱103的表面用于形成沟道。

在所述漂移区102中形成有漂移区场氧104，所述栅极结构的第二侧面延伸到所述漂移区场氧104表面上。

所述LDMOS器件还包括第一导电类型重掺杂的源区107和漏区108。

所述源区107形成于所述第二导电类型阱103的顶部区域且和所述栅极结构的第一侧面自对准。