[发明专利]阵列基板及其制作方法

权利要求书

1.一种阵列基板，包括:

基底；

薄膜晶体管器件，设置在所述基底上；

色阻层，覆盖在所述薄膜晶体管器件上，所述色阻层设有凹槽；

钝化层，覆盖在所述色阻层上，并沿着所述凹槽的表面覆盖；及

像素电极层，设置在所述钝化层上；

其中，当涂布光阻在所述钝化层时，部分的所述光阻会沿所述凹槽的二侧壁流下变薄，所述钝化层开设有第一过孔和至少一第二过孔，所述像素电极层通过所述第一过孔与所述薄膜晶体管器件的金属电极电性连接，所述至少一第二过孔曝露所述色阻层，其中所述至少一第二过孔位于所述凹槽上。

2.如权利要求1所述的阵列基板，其特征在于，所述凹槽包括第一孔径和第二孔径，所述第一孔径小于所述第二孔径。

3.如权利要求1所述的阵列基板，其特征在于，所述第二过孔数量为1个或多个。

4.如权利要求1所述的阵列基板，其特征在于，还包括设置在所述薄膜晶体管器件和所述色阻层之间的平坦层。

5.一种阵列基板的制作方法，包括以下步骤：

S10、提供基底；

S20、在所述基底上制备薄膜晶体管器件；

S30、在所述薄膜晶体管器件上涂布色阻层，所述色阻层邻近所述薄膜晶体管器件形成凹槽；及

S40、在所述色阻层上沉积钝化层，并沿着所述凹槽的表面沉积，当涂布光阻在所述钝化层时，部分的所述光阻会沿所述凹槽的二侧壁流下变薄并经曝光显影后刻蚀，以在所述钝化层形成第一过孔和至少一第二过孔；及

S50、在所述钝化层上沉积并图形化像素电极层；

其中所述像素电极层通过所述第一过孔与所述薄膜晶体管器件的金属电极电性连接，所述至少一第二过孔曝露所述色阻层。

6.如权利要求5所述的阵列基板的制作方法，其特征在于，在步骤S40中，在所述钝化层上涂布光阻并经曝光显影后刻蚀，其中蚀刻工艺是以干法蚀刻(Dry Etching)工艺形成所述第一过孔和所述第二过孔。

7.如权利要求6所述的阵列基板的制作方法，其特征在于，当涂布所述光阻在所述钝化层的表面时，所述凹槽内的光阻通过曝光显影形成开孔，然后通过所述干法蚀刻在所述钝化层上形成所述第一过孔。

8.如权利要求5所述的阵列基板的制作方法，其特征在于，在步骤S40中，控制所述光阻涂布厚度介于1.5至2微米(um)，所述色阻层的厚度介于0.5-3.5微米(um)。

9.如权利要求5所述的阵列基板的制作方法，其特征在于，在步骤S30中，形成所述凹槽为梯形，所述凹槽包括第一孔径和第二孔径，所述第一孔径小于所述第二孔径，所述第二孔径相对所述第一孔径远离所述薄膜晶体管器件。