[发明专利]一种射频开关及控制与驱动电路

权利要求书

1.一种射频开关及控制与驱动电路，包括：

逻辑译码模块，用于将开关选择信号译码为m位译码输出，其中，所述逻辑译码模块的m位输出分别连接至m个通路控制与驱动模块的控制电压VCT输入端，第j个通路控制与驱动模块的输出即串联开关支路栅极电压SeriesG、串联开关支路体区电压SeriesB、并联开关支路栅极电压ShuntG、并联开关支路体区电压ShuntB分别连接至第j个射频串并联通路的串联开关支路的栅极电压输入端、串联开关支路的体区电压输入端、并联开关支路的栅极电压输入端和并联开关支路的体区电压输入端，天线ANT分为多路分别连接至每个射频串并联通路的串联开关支路KSj的第二射频端RF_B，并联开关支路KPj的第二射频端RF_B接地，串联开关支路KSj的第一射频端RF_A和并联开关支路KPj的第一射频端RF_A连接在一起组成第j路射频端RFj；

m个通路控制与驱动模块，分别连接一位译码输出，以将输入的1位译码输出转换为射频串并联通路的栅极和体区控制及驱动电压，其中，每个通路控制与驱动模块包括4个输出端和5个输入端，所述4个输出端为串联开关支路栅极电压SeriesG、串联开关支路体区电压SeriesB、并联开关支路栅极电压ShuntG和并联开关支路体区电压ShuntB，所述5个输入端为控制电压VCT输入端、逻辑控制使能信号EN、正电源AVDD、负电源AVSS和地GND；

m个射频串并联通路，用于在对应的栅极和体区控制及驱动电压的控制下将射频信号在天线ANT与射频端RFj间传输。

2.如权利要求1所述的一种射频开关及控制与驱动电路，其特征在于：每个射频串并联通路包括一串联开关支路和并联开关支路，每个通路控制与驱动模块将1位译码输出转换为该串联开关支路和并联开关支路的栅极和体区控制及驱动电压。

3.如权利要求2所述的一种射频开关及控制与驱动电路，其特征在于，所述通路控制与驱动模块包括：

通路控制逻辑电路，用于将控制电压VCT转为多个逻辑输出；

体区电压产生电路，用于将所述通路控制逻辑电路输出的逻辑输出转换为串联开关支路体区电压SeriesB和并联开关支路体区电压ShuntB；

体区电压锁存电路，用于将串联开关支路体区电压SeriesB和并联开关支路体区电压ShuntB锁存保持；

栅极电压产生电路，用于将所述通路控制逻辑电路输出的逻辑输出转换为串联开关支路栅极电压SeriesG和并联开关支路栅极电压ShuntG。

4.如权利要求3所述的一种射频开关及控制与驱动电路，其特征在于：所述通路控制逻辑电路包括第一反相器Inv1、第二反相器Inv2、第一与非门Nand1和第二与非门Nand2，控制电压VCT连接至所述第一反相器Inv1的输入端，第一反相器Inv1的输出端连接至第二反相器Inv2的输入端、第二与非门Nand2的一输入端以及所述体区电压产生电路，第二反相器Inv2的输出端连接至第一与非门Nand1的一输入端以及所述体区电压产生电路，逻辑控制使能信号EN连接至第一与非门Nand1的另一输入端和第二与非门Nand2的另一输入端，第一与非门Nand1与第二与非门Nand2的输出端连接至所述栅极电压产生电路。

5.如权利要求4所述的一种射频开关及控制与驱动电路，其特征在于：所述体区电压产生电路包括第三PMOS管Mp3、第四PMOS管Mp4、第三NMOS管Mn3、第四NMOS管Mn4、第三低通滤波器LPF3和第四低通滤波器LPF4，第三PMOS管Mp3源极和衬底接第一反相器Inv1的输出端，第四PMOS管Mp4的源极和衬底接第二反相器Inv2的输出端，第三PMOS管Mp3、第三NMOS管Mn3的栅极接地，第三PMOS管Mp3的漏极接第三NMOS管Mn3的漏极，第三NMOS管Mn3的源极和衬底连接至第三低通滤波器LPF3的输入端以及体区电压锁存电路、栅极电压产生电路，第三低通滤波器LPF3的输出即并联开关支路体区电压ShuntB，第四PMOS管Mp4的漏极接第四NMOS管Mn4的漏极，第四NMOS管Mn4的源极和衬底连接至第四低通滤波器LPF4的输入端以及体区电压锁存电路、栅极电压产生电路，第四低通滤波器LPF4的输出即串联开关支路体区电压SeiresB。