[发明专利]半导体装置

说明书

本发明提供一种可减少形成在半导体装置上的电路元件的面积的半导体装置。半导体装置包括：第1导电型区域，形成在基板上且形成有由绝缘膜包围的电阻元件；第2导电型区域，与电阻元件的上表面接触并层叠形成；电容器，经由层间绝缘层而形成在电阻元件上；过孔，将电阻元件的一端子及电容器的一端子电性串联连接；以及电源线及接地线，与电阻元件的另一端子及电容器的另一端子分别电性连接。

技术领域

本发明涉及一种半导体装置。

背景技术

在日本专利特开2016-111186号公报(专利文献1)中记载有一种半导体装置，为了免受静电放电(Electrostatic Discharge，ESD)的影响，其包括：检测电路，检测与被保护电路连接的电源线中产生的浪涌(surge)；相互串联连接的至少一个反相器；保护用晶体管，通过检测电路的输出来控制；以及时间常数电路，与此保护用晶体管连接。

发明内容

[发明所要解决的问题]

但是，在如专利文献1记载般的现有的半导体装置中，存在如下的缺点：构成检测电路的电阻元件及电容器并排地形成在表面上，它们的占有面积比半导体装置上的其他元件大。

本发明是鉴于所述问题点而成者，其目的在于提供一种可减少形成在半导体装置上的电路元件的占有面积的半导体装置。

[解决问题的技术手段]

本发明的半导体装置的特征在于包括：

基板；

第1导电型区域，形成在所述基板上且形成有由绝缘膜包围的电阻元件；

第2导电型区域，与所述电阻元件的上表面接触并层叠形成；

电容器，经由层间绝缘层而形成在所述电阻元件上；

过孔(via)，将所述电阻元件的一端子及所述电容器的一端子电性串联连接；以及

电源线及接地线，与所述电阻元件的另一端子及所述电容器的另一端子分别电性连接。

[发明的效果]

根据本发明的半导体装置，可不将电阻元件及电容器并排地形成在表面上，而将电阻元件与电容器两者重叠配置，因此可缩小包含所述电阻元件及所述电容器的电阻器电容器(Resistor-Capacitance，RC)电路的占有面积。进而，可通过具有深沟槽隔离(DeepTrench Isolation)结构的制造工艺来实现半导体装置的制造。

附图说明

图1是表示作为本发明的实施例的半导体装置的半导体集成电路的一例的电路图。

图2是表示本实施例的变形例的半导体集成电路的电路图。

图3是本实施例的半导体装置的与RC电路对应的部分的部分平面图。

图4是图3的XX线处的部分剖面图。

图5是图4的YY线处的部分剖面平面图。

图6是表示本实施例的变形例的电阻元件的部分剖面平面图。

符号的说明

100：半导体装置

102：保护对象电路

104：保护电路

111：RC串联电路

112：反相器电路

113：保护用NMOS晶体管

114：电阻元件

115：电容器