[发明专利]用于静态随机存取存储器（SRAM）的写入方案

权利要求书

1.一种包括写入驱动器电路的写入方案结构，所述写入驱动器电路被配置为驱动真位线侧和补位线侧两者向上至电源以及向下至接地，使得在第一写入循环中并且在所述第一写入循环之后的第二写入循环的预充电阶段之前，所述真位线侧和所述补位线侧中的一者被驱动至接地，并且同时地所述真位线侧和所述补位线侧中的另一者被驱动到高电平，其中，在所述第二写入循环中，所述真位线侧和所述补位线侧中的所述一者被预充电至低于所述高电平的预充电电平，并且所述真位线侧和所述补位线侧中的所述另一者被保持在所述高电平，

其中，所述写入驱动器电路包括第一晶体管，所述第一晶体管的源极连接到电源、栅极直接连接到全局信号、以及漏极连接到第二晶体管的源极，所述第二晶体管的栅极直接连接到写入补信号以及漏极连接到第三晶体管的漏极，所述第三晶体管的栅极直接连接到所述写入补信号以及源极连接到第四晶体管的源极，所述第四晶体管的栅极直接连接到写入真信号以及漏极连接到第五晶体管的漏极，所述第五晶体管的栅极直接连接到所述写入真信号以及源极连接到所述第一晶体管的所述漏极。

2.根据权利要求1所述的写入方案结构，其中所述写入驱动器电路包括第一NOR门、第二NOR门和所述第一晶体管。

3.根据权利要求2所述的写入方案结构，其中所述第一晶体管包括PMOS晶体管，所述PMOS晶体管被配置为关断对所述真位线侧和所述补位线侧中的所述另一者的预充电，以避免漫灌半选择的位单元。

4.根据权利要求3所述的写入方案结构，其中所述PMOS晶体管被配置为响应于所述PMOS晶体管的所述栅极从全局信号接收高值而关断对所述真位线侧和所述补位线侧中的所述另一者的预充电。

5.根据权利要求4所述的写入方案结构，其中响应于字线是高值，所述全局信号具有高值。

6.根据权利要求4所述的写入方案结构，其中响应于字线是所述高值，所述全局信号切断对选择的列和半选择的列两者的预充电。

7.根据权利要求2所述的写入方案结构，其中所述第一NOR门和所述第二NOR门被配置为在字线响应于具有低值的全局多路复用信号而具有高值之前，使能所述真位线侧和所述补位线侧中的所述一者的到接地的放电以及使能所述真位线侧和所述补位线侧中的所述一者被预充电至低于所述高电平的所述预充电电平。

8.根据权利要求7所述的写入方案结构，其中所述第一NOR门和所述第二NOR门被配置为在所述字线响应于具有高值的全局多路复用信号而变为低值之后恢复所述真位线侧和所述补位线侧两者。

9.根据权利要求2所述的写入方案结构，其中所述第一NOR门包括在所述电源和升压信号之间串联的两个PMOS晶体管和一个NMOS晶体管。

10.根据权利要求9所述的写入方案结构，其中所述第一NOR门包括通过全局多路复用信号选通的另一NMOS晶体管。

11.根据权利要求2所述的写入方案结构，其中所述第二NOR门包括在所述电源和升压信号之间串联的两个PMOS晶体管和一个NMOS晶体管。

12.根据权利要求11所述的写入方案结构，其中所述第二NOR门包括通过全局多路复用信号选通的另一NMOS晶体管。

13.根据权利要求1所述的写入方案结构，其中所述写入驱动器电路是静态随机存取存储器(SRAM)的一部分。