[发明专利]用于静态随机存取存储器（SRAM）的写入方案

说明书

本发明涉及用于静态随机存取存储器(SRAM)的写入方案。本公开涉及一种包括写入驱动器电路的结构，该写入驱动器电路被配置为驱动真位线侧和补位线侧两者向上至电源以及向下至接地，使得真位线侧和补位线侧中的一者被驱动至接地，并且在真位线侧和补位线侧中的一者被驱动至接地的同时且在真位线和补位线中的一者的低于电源的电平的预充电之前，使得真位线侧和补位线侧中的另一者被驱动到高电平。

技术领域

本公开涉及写入方案，更特别地，涉及用于静态随机存取存储器(SRAM)的写入方案以及相关功能的电路和方法。

背景技术

存储器器件被用作计算机或其他电子器件中的内部存储区域。用于在计算机中存储数据的一种特定类型的存储器是随机存取存储器(RAM)。RAM通常用作计算机环境中的主存储器，并且通常是易失性的，因为一旦关断电源，存储在RAM中的所有数据都将丢失。

静态随机存取存储器(SRAM)是RAM的一个示例。SRAM具有保持数据而无需刷新的优点。典型的SRAM器件包括具有单独的SRAM单元的阵列。每个SRAM单元能够存储表示逻辑数据位(例如，“0”或“1”)的二进制电压值。用于SRAM单元的一种现有配置包括交叉耦合的器件(诸如反相器)的对。只要向存储器阵列供电，反相器就用作存储数据位的锁存器。

在长位线的情况下，写入操作通常限制SRAM频率。此外，在六晶体管(6T)SRAM单元中，需要将位线预充电到全轨(full rail)以避免潜在的读取故障。在预充电阶段中对位线预充电通常需要大约总循环时间的1/3。在其他SRAM单元配置(即，具有专用的写入位线的八晶体管(8T)SRAM单元)中，不需要将位线完全预充电到全轨。

发明内容

在本公开的方面，一种结构包括写入驱动器电路，所述写入驱动器电路被配置为驱动真位线侧和补位线侧两者向上至电源以及向下至接地，使得所述真位线侧和所述补位线侧中的一者被驱动至接地，并且在所述真位线侧和所述补位线侧中的一者被驱动至接地的同时且在所述真位线和所述补位线中的所述一者的低于所述电源的电平的预充电之前，使得所述真位线侧和所述补位线侧中的另一者被驱动到高电平。

在本公开的另一方面，一种方法包括：在写入驱动器电路中，将真位线和补位线中的一者驱动至接地；以及在将所述真位线和所述补位线中的一者驱动至接地的同时且在所述真位线和所述补位线中的所述一者的低于电源的电平的预充电之前，在所述写入驱动电路中，将所述真位线和所述补位线中的另一者驱动至高电平。

在本公开的另一方面，一种方法包括：在写入驱动器电路中，将真位线和补位线中的一者驱动至接地；在所述写入驱动器电路中，将所述真位线和所述补位线中的另一者驱动至高电平；在所述写入驱动器电路中在字线具有高值之前，对所述真位线和所述补位线中的所述一者进行低于电源的电平的预充电；以及在所述写入驱动器电路中在所述字线具有低值之后，防止对所述真位线和所述补位线中的所述另一者进行预充电。

附图说明

通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。

图1示出了根据本公开的方面的SRAM的写入方案结构。

图2示出了根据本公开的方面的SRAM的写入方案结构的图表

图3示出了根据本公开的方面的SRAM的写入方案结构的另一图表。

图4示出了根据本公开的方面的SRAM的写入方案结构的性能。

具体实施方式

本公开涉及写入方案，更特别地，涉及用于静态随机存取存储器(SRAM)的写入方案以及相关功能的电路和方法。更特别地，本公开涉及一种静态随机存取存储器(SRAM)，其包括写入方案以及相关功能。有利地，本公开提供了一种改进的写入方案，其通过节省用于预充电阶段的循环时间来增加存储器性能。例如，本公开的写入方案可以通过防止位线被完全预充电来节省循环时间。