[发明专利]一种上电复位电压稳定的上电复位电路

权利要求书

1.一种上电复位电压稳定的上电复位电路，其特征在于，包括：

上电复位模块，用于为非易失性存储器芯片提供上电复位所需的上电复位电压；

负反馈模块，与上电复位模块连接，用于根据温度和工艺角向上电复位模块发送负反馈信号，所述负反馈信号用于控制上电复位模块输出的上电复位电压在预设范围内；

其中，所述上电复位模块包括：第一PMOS管(P0)、第二PMOS管(P1)、第三PMOS管(P2)、第四PMOS管(P3)、第五PMOS管(P4)、第一NMOS管(N1)、第二NMOS管(N2)、第一电容(C1)、第二电容(C2)、第一反相器(D1)、第二反相器(D2)、第一电阻(RS1)，

第一PMOS管(P0)的栅极接地，其源极与电源(VDD)连接，其漏极分别与第二PMOS管(P1)的栅极、以及第一NMOS管(N1)的漏极和栅极连接，第一NMOS管(N1)的源极接地；第二PMOS管(P1)的源极与电源(VDD)连接，其漏极分别与第一电容(C1)的上极板和第一反相器(D1)的输入端连接，第一电容(C1)的下极板接地，第一反相器(D1)的输出端分别与第三PMOS管(P2)的栅极、第二NMOS管(N2)的栅极、以及负反馈模块相连；第二NMOS管(N2)的源极接第一电阻(RS1)的一端，第一电阻(RS1)的另一端接地，第二NMOS管(N2)漏极分别与第三PMOS管(P2)的漏极、第四PMOS管(P3)的漏极、第五PMOS管(P4)的漏极、第二电容(C2)的上极板、以及第二反相器(D2)的输入端连接；第三PMOS管(P2)的源端接电源(VDD)；第四PMOS管(P3)的栅极接地，其源极与电源(VDD)连接；第五PMOS管(P4)的源极与电源(VDD)连接，其栅极与负反馈模块相连；第二电容(C2)的下极板接地；第二反相器(D2)的输出端经过几个反相器整形后与非易失性存储器芯片连接，用于作为上电复位模块的输出端。

2.根据权利要求1所述的上电复位电路，其特征在于，所述负反馈模块包括：第六PMOS管(P5)、第二电阻(RS2)、第三NMOS管(N3)，

第六PMOS管(P5)的源极与电源(VDD)连接，其栅极接地，其漏极分别与第五PMOS管(P4)的栅极、第二电阻(RS2)的一端连接；第二电阻(RS2)的另一端与第三NMOS管(N3)的漏极连接，第三NMOS管(N3)的源极接地，第三NMOS管(N3)的栅极与第一反相器(D1)的输出端连接。

3.根据权利要求2所述的上电复位电路，其特征在于，第四PMOS管(P3)、第五PMOS管(P4)、第六PMOS管(P5)均为同类型的PMOS管。

4.根据权利要求2所述的上电复位电路，其特征在于，第一电阻(RS1)和第二电阻(RS2)均为同类型且温度系数相同的电阻。

5.根据权利要求1-4任一项所述的上电复位电路，其特征在于，所述上电复位电路在-40℃～+85℃、全工艺角情况下，上电复位电压在1.3V～1.6V之间。