[发明专利]非易失性存储器件在审
申请号: | 201910066103.0 | 申请日: | 2019-01-23 |
公开(公告)号: | CN110277127A | 公开(公告)日: | 2019-09-24 |
发明(设计)人: | 方真培;宋承桓;边大锡;朴一汉;尹铉竣;李汉埈;崔那荣 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | G11C16/26 | 分类号: | G11C16/26 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 杨姗 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 读取信号 存储单元 非易失性存储器件 锁存器 劣化 控制逻辑器件 读取参数 水平确定 页缓冲器 页数据 检测 锁存 配置 应用 | ||
1.一种非易失性存储器件,包括:
包括多个锁存器集的页缓冲器,所述多个锁存器集被配置为根据相应读取信号集对存储单元的相应页数据进行锁存,所述读取信号集中的每一个读取信号集包括至少一个读取信号;以及
控制逻辑器件,被配置为检测所述存储单元的劣化水平,并且基于所述劣化水平确定应用于所述读取信号集中的至少一个读取信号集的读取参数。
2.根据权利要求1所述的非易失性存储器件,其中,所述读取参数包括以下至少一项或以下各项的组合:(i)定义至少一个读取操作的结果的误差排除范围的参考值、(ii)包括在所述读取信号集中的每一个读取信号集中的至少一个读取信号的数量、以及(iii)所述至少一个读取信号的电平。
3.根据权利要求1所述的非易失性存储器件,其中,所述控制逻辑器件被配置为基于所述劣化水平和参考劣化水平来确定所述读取参数。
4.根据权利要求2所述的非易失性存储器件,其中,针对要读取的存储单元的不同编程状态设置不同的参考劣化水平。
5.根据权利要求2所述的非易失性存储器件,其中,针对连接到所述存储单元的多个字线中的不同字线设置不同的参考劣化水平。
6.根据权利要求5所述的非易失性存储器件,其中,所述控制逻辑器件被配置为通过将所述劣化水平与第一参考劣化水平进行比较,将包括在所述读取信号集中的每一个读取信号集中的至少一个读取信号的数量确定为所述读取参数。
7.根据权利要求6所述的非易失性存储器件,其中,所述控制逻辑器件被配置为响应于所述劣化水平低于所述第一参考劣化水平,将所述至少一个读取信号的数量确定为1。
8.根据权利要求7所述的非易失性存储器件,其中,所述控制逻辑器件被配置为基于所述劣化水平与所述第一参考劣化水平之差,将包括在所述读取信号集中的每一个读取信号集中的一个读取信号的电平确定为所述读取参数。
9.根据权利要求6所述的非易失性存储器件,其中,所述控制逻辑器件被配置为响应于所述劣化水平大于或等于所述第一参考劣化水平,将所述至少一个读取信号的数量确定为2或更大。
10.根据权利要求9所述的非易失性存储器件,其中,所述控制逻辑器件被配置为通过将所述劣化水平与第二参考劣化水平进行比较来确定所述两个或更多个读取信号的电平,所述第二参考劣化水平高于所述第一参考劣化水平。
11.根据权利要求10所述的非易失性存储器件,其中,所述控制逻辑器件被配置为响应于所述劣化水平低于所述第二参考劣化水平,确定所述两个或更多个读取信号的电平,使得所述两个或更多个读取信号之间的间隔小于参考间隔。
12.根据权利要求10所述的非易失性存储器件,其中,所述控制逻辑器件被配置为响应于所述劣化水平大于或等于所述第二参考劣化水平,确定所述两个或更多个读取信号的电平,使得所述两个或更多个读取信号之间的间隔大于或等于参考间隔。
13.根据权利要求3所述的非易失性存储器件,其中,所述控制逻辑器件被配置为基于在所述读取信号集之前提供给所述存储单元的字线的劣化检测信号来检测所述劣化水平。
14.根据权利要求13所述的非易失性存储器件,其中,针对要读取的存储单元的不同编程状态设置具有不同电平的劣化检测信号。
15.根据权利要求13所述的非易失性存储器件,其中,针对连接到所述存储单元的多个字线中的不同字线设置具有不同电平的劣化检测信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910066103.0/1.html,转载请声明来源钻瓜专利网。