[发明专利]逐次逼近型模数转换器、基于双比较器的纠错方法及装置

权利要求书

1.一种逐次逼近型模数转换器，其特征在于，包括数模转换器、第一比较器、第二比较器、逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；

所述第二比较器的控制时钟比所述第一比较器的控制时钟延后一定时长；所述第一比较器和所述第二比较器均分别与所述数模转换器及所述逐次逼近逻辑电路连接；

所述第一比较器接收所述数模转换器电压稳定前的正负输出端信号并进行比较，将得到的第一比较结果输出给所述逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；

所述第二比较器接收所述数模转换器电压稳定后的正负输出端信号并进行比较，将得到的第二比较结果输出给所述逐次逼近逻辑电路和纠错逻辑电路；

所述纠错逻辑电路根据所述第一比较结果及所述第二比较结果产生纠错校正信号给逐次逼近逻辑电路，逐次逼近逻辑电路根据第一比较器结果、第二比较器结果以及纠错校正信号产生控制信号控制数模转换器，比较器时钟产生电路根据第一比较器的比较结果产生异步时钟CLK，经过一段延时产生时钟CLKD用于第二比较器。

2.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，所述数模转换器包括第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；

所述第一电容阵列中所有电容的上极板分别与所述第一信号输入端、所述第一比较器及所述第二比较器的同相输入端连接；

所述第二电容阵列中所有电容的上极板分别与所述第二信号输入端、所述第一比较器及所述第二比较器的反相输入端连接。

3.根据权利要求1所述的逐次逼近型模数转换器，其特征在于，

所述逐次逼近逻辑电路还接收所述第一比较器完成比较时传输的第一切换指令，以及接收所述第二比较器完成比较时传输的第二切换指令。

4.根据权利要求3所述的逐次逼近型模数转换器，其特征在于，

所述逐次逼近逻辑电路还与所述数模转换器连接，传输所述第一切换指令给所述数模转换器，所述数模转换器根据所述第一切换指令重置电容切换开关；

在判断所述第一比较结果与所述第二比较结果不一致时，传输所述第二切换指令给所述数模转换，所述数模转换器根据所述第二切换指令再次重置所述电容切换开关；

在判断所述第一比较结果与所述第二比较结果一致时，保持第一比较器结果对数模转换器的置位。

5.根据权利要求2所述的逐次逼近型模数转换器，其特征在于，所述第二电容阵列与所述第一电容阵列呈镜像对称设置。

6.一种基于双比较器的纠错方法，其特征在于，所述方法包括：

获取第一比较器传输的第一比较结果，所述第一比较结果是所述第一比较器在数模转换器电压稳定前比较得到的；

获取第二比较器传输的第二比较结果，所述第二比较结果是所述第二比较器在所述数模转换器电压稳定后比较得到的；

接收所述第一比较器完成比较时传输的第一切换指令，以及接收所述第二比较器完成比较时传输的第二切换指令；

根据所述第一比较结果、所述第一切换指令、所述第二比较结果及所述第二切换指令，对数模转换器进行切换纠错。

7.根据权利要求6所述的方法，其特征在于，所述根据所述第一比较结果、所述第一切换指令、所述第二比较结果及所述第二切换指令，对数模转换器进行切换纠错，包括：

根据所述第一切换指令控制所述数模转换器切换；

判断所述第一比较结果与所述第二比较结果是否相同；

如果是，则保持第一比较结果对数模转换器的切换设置；

如果否，则根据所述第二切换指令纠正所述数模转换器切换。

8.根据权利要求6或7所述的方法，其特征在于，所述方法还包括：

将所述第二比较结果输出为当前位对应的二进制码。