[发明专利]逐次逼近型模数转换器、基于双比较器的纠错方法及装置

说明书

本发明公开一种逐次逼近型模数转换器、基于双比较器的纠错方法及装置，逐次逼近型模数转换器包括数模转换器、第一比较器、第二比较器、逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；第二比较器控制时钟比第一比较器控制时钟延后一定时长；两比较器均与数模转换器及逐次逼近逻辑电路连接；第一比较器接收数模转换器电压稳定前正负输出端信号并比较，将第一比较结果输给逐次逼近逻辑电路；第二比较器接收数模转换器电压稳定后正负输出端信号并比较，将第二比较结果输给逐次逼近逻辑电路；逐次逼近逻辑电路根据第一比较结果及第二比较结果纠错校正。本发明设置双比较器，通过第二比较器对第一比较器纠错校正，提高转换准确性及转换速率。

技术领域

本发明涉及数模转换技术领域，特别涉及一种逐次逼近型模数转换器、基于双比较器的纠错方法及装置。

背景技术

ADC(Analog-to-Digital Converter，模数转换器)是将模拟信号转换为数字信号。当前，ADC包括DAC(Digital to analog converter，数模转换器)、比较器和逐次逼近逻辑电路。在ADC确定当前位的二进制码时，DAC向比较器输入正相信号和反相信号，比较器对正相信号和反相信号进行比较，将比较结果传输给逐次逼近逻辑电路。逐次逼近逻辑电路根据比较结果确认当前位的二进制码。

但当DAC的控制信号发生变化时，比较器的输入电压将发生变化，比较器若等到DAC的电容阵列上的电压稳定下来再开始下一位的比较，则导致ADC的转换速率很慢。若比较器在DAC电压稳定前比较，虽然能够提高转换速度，但误差较大，导致ADC的准确性差。

发明内容

本发明的目的在于提供一种逐次逼近型模数转换器、基于双比较器的纠错方法及装置，从而克服现有技术的缺点，具体通过以下方式来实现上述目的。

第一方面，本发明实施例提供了一种逐次逼近型模数转换器，包括数模转换器、第一比较器、第二比较器、纠错逻辑、逐次逼近逻辑电路和比较器时钟产生电路；

所述第二比较器的控制时钟比所述第一比较器的控制时钟延后一定时长；所述第一比较器和所述第二比较器均分别与所述数模转换器及所述逐次逼近逻辑电路连接；

所述第一比较器接收所述数模转换器电压稳定前的正负输出端信号并进行比较，将得到的第一比较结果输出给所述逐次逼近逻辑电路、纠错逻辑电路和比较器时钟产生电路；

所述第二比较器接收所述数模转换器电压稳定后的正负输出端信号并进行比较，将得到的第二比较结果输出给所述逐次逼近逻辑电路和纠错逻辑电路；

所述纠错逻辑电路根据所述第一比较结果及所述第二比较结果产生纠错校正信号给逐次逼近逻辑电路，逐次逼近逻辑电路根据第一比较器结果、第二比较器结果以及纠错校正信号产生控制信号控制数模转换器，比较器时钟产生电路根据第一比较器的比较结果产生异步时钟CLK，经过一段延时产生时钟CLKD用于第二比较器。

结合第一方面，本发明实施例提供了上述第一方面的第一种可能的实现方式，其中，所述数模转换器包括第一信号输入端、第二信号输入端、第一电容阵列和第二电容阵列；

所述第一电容阵列中所有电容的上极板分别与所述第一信号输入端、所述第一比较器及所述第二比较器的同相输入端连接；

所述第二电容阵列中所有电容的上极板分别与所述第二信号输入端、所述第一比较器及所述第二比较器的反相输入端连接。

结合第一方面的第一种可能的实现方式，本发明实施例提供了上述第一方面的第二种可能的实现方式，其中，所述逐次逼近逻辑电路还接收所述第一比较器完成比较时传输的第一切换指令，以及接收所述第二比较器完成比较时传输的第二切换指令。

结合第一方面，本发明实施例提供了上述第一方面的第三种可能的实现方式，其中，