[发明专利]半导体封装

权利要求书

1.一种半导体封装，包括：

存储器子封装，包括第一连接层以及设置在所述第一连接层上的多个存储器芯片；

逻辑子封装，包括第二连接层、设置在所述第二连接层上的控制器芯片、以及连接到所述控制器芯片和所述多个存储器芯片的缓冲器芯片；以及

多个封装间连接构件，每个封装间连接构件连接所述存储器子封装和所述逻辑子封装，

其中，所述缓冲器芯片经由各自具有第一数据传输速率的多条第一数据传输线连接到所述多个存储器芯片，所述缓冲器芯片经由各自具有第二数据传输速率的多条第二数据传输线连接到所述控制器芯片，并且所述第一数据传输速率小于所述第二数据传输速率。

2.根据权利要求1所述的半导体封装，其中，所述多条第一数据传输线的数量大于所述多条第二数据传输线的数量。

3.根据权利要求2所述的半导体封装，其中，所述多条第一数据传输线的数量是所述多条第二数据传输线的数量的偶数倍。

4.根据权利要求1所述的半导体封装，其中，所述多条第一数据传输线的数量与所述第一数据传输速率的乘积基本等同于所述多条第二数据传输线的数量与所述第二数据传输速率的乘积。

5.根据权利要求1所述的半导体封装，其中，所述多条第一数据传输线中的每一条的电阻大于所述多条第二数据传输线中的每一条的电阻。

6.根据权利要求1所述的半导体封装，其中，所述缓冲器芯片包括串并转换电路。

7.根据权利要求1所述的半导体封装，其中，所述缓冲器芯片与所述第一连接层间隔开。

8.根据权利要求1所述的半导体封装，其中，所述逻辑子封装是扇出类型。

9.根据权利要求1所述的半导体封装，其中，所述逻辑子封装还包括设置在所述控制器芯片上方的第三连接层以及多个层间连接构件，每个层间连接构件在所述第三连接层和所述第二连接层之间延伸。

10.根据权利要求9所述的半导体封装，其中，所述缓冲器芯片设置在所述第三连接层上。

11.根据权利要求1所述的半导体封装，其中，所述缓冲器芯片与所述控制器芯片并排设置在所述第二连接层的顶表面上。

12.根据权利要求1所述的半导体封装，其中，所述缓冲器芯片设置在所述第二连接层的底表面上。

13.一种半导体封装，包括：

第一连接层，包括第一绝缘层和多个第一导电图案；

第二连接层，设置在所述第一连接层下方，所述第二连接层包括第二绝缘层和第二导电图案；

第三连接层，设置在所述第一连接层和所述第二连接层之间，所述第三连接层包括第三绝缘层和多个第三导电图案；

多个封装间连接构件，每个封装间连接构件连接所述第三连接层和所述第一连接层；

多个层间连接构件，每个层间连接构件在所述第三连接层和所述第二连接层之间延伸；

所述第一连接层上的多个存储器芯片；

所述第二连接层上的控制器芯片；以及

所述第三连接层上的缓冲器芯片，

其中，所述缓冲器芯片经由各自具有第一数据传输速率的多条第一数据传输线连接到所述多个存储器芯片，所述缓冲器芯片经由各自具有第二数据传输速率的多条第二数据传输线连接到所述控制器芯片，并且所述第一数据传输速率小于所述第二数据传输速率。

14.根据权利要求13所述的半导体封装，其中，所述多条第一数据传输线中的每一条包括所述多个第一导电图案中的至少一个、所述多个封装间连接构件中的一个、以及所述多个第三导电图案中的至少一个。