[发明专利]融合型存储器

说明书

本公开提供一种融合型存储器，包括多个存储器单元，其中，所述存储器单元包括：块体衬底；块体衬底上方的源极和漏极以及在源极和漏极区域之间延伸的沟道区；铁电层，位于沟道区之上；栅极，位于铁电层之上。本公开的融合型存储器使存储单元能够在电荷俘模式以及极化翻转模态下工作，因此，该存储器兼具DRAM和NAND的功能，融合了两者的优点。

技术领域

本公开涉及存储器领域，进一步涉及一种融合型存储器。

背景技术

传统DRAM(动态随机存取存储器)采用1T1C(1Transistor-1Capacitor，1晶体管-1电容器)的存储单元结构，当连接至晶体管栅极的字线选通时，晶体管选通，可以从位线上读取存储在电容器上的位信息；传统NAND则采用浮置栅极(floating gate)或者电荷俘获结构；它们一种是实现动态随机存储，一种是实现非易失性存储，所以说这两类存储器的制备工艺差别巨大，无法在一款片上芯片(SOC)里同时集成，因此无法融合两种存储器的优点，使得SOC芯片的存储容量和计算性能受到限制。

神经网络中，传统的突触器件两端忆阻器或三端晶体管模拟实现，突触器件一般采用并行NOR结构相互连接，在经过权值训练后，采用电流汇聚的方式来完成运算。该类结构存在操作电流大，功耗训练功耗大等问题，使并行数受限。

发明内容

(一)要解决的技术问题

有鉴于此，本公开的目的在于提供一种融合性存储器，以融合上述两种存储器的优点。

(二)技术方案

根据本公开的一方面，提供一种融合型存储器，包括多个存储器单元，其中，所述存储器单元包括：

块体衬底；

块体衬底上方的源极和漏极以及在源极和漏极区域之间延伸的沟道区；

铁电层，位于沟道区之上；

栅极，位于铁电层之上。

根据本公开的另一方面，提供一种融合型存储器，包括多个存储器单元，其中，所述存储器单元包括：

块体衬底；

块体衬底上方的源极和漏极以及在源极和漏极区域之间延伸的沟道区；

第一界面层，位于沟道之上；

铁电层，位于第一界面层之上；

栅极，位于铁电层之上。

根据本公开的再一方面，提供一种融合型存储器，包括多个存储器单元，其中，所述存储器单元包括：

块体衬底；

块体衬底上方的源极和漏极以及在源极和漏极区域之间延伸的沟道区；

第一界面层，位于沟道之上；

铁电层，位于第一界面层之上；

第二界面层，位于铁电层之上；

栅极，位于第二界面层之上。

在进一步的实施方案中，所述铁电层材料为掺杂的HfO_x，ZrO_x，PZT，BFO或BST。

在进一步的实施方案中，铁电层层中的掺杂元素为Si，Zr，Hf，Al，Y，Gd，La，Sr，Ti，和/或N。

在进一步的实施方案中，还包括栅极电压控制器，该控制器电性连接至所述存储单元的栅极，用于控制栅极电压工作在第一电压，所述第一电压的绝对值小于铁电层发生极化翻转的翻转电压。