[发明专利]存储设备组及包括存储设备组的存储系统

权利要求书

1.一种存储设备组，包括：

存储设备，被配置为与主机通信，所述存储设备包括控制器，所述控制器被配置为通过对数据进行加密来生成加密的输入数据；和

可重构逻辑芯片，被配置为：

从所述存储设备接收所述加密的输入数据；

通过根据配置处理所述加密的输入数据来生成已处理数据；以及

通过对所述已处理数据进行加密来生成加密的输出数据。

2.如权利要求1所述的存储设备组，其中，所述存储设备还包括缓冲存储器，所述控制器还被配置为：

从所述可重构逻辑芯片接收所述加密的输出数据；以及

在所述缓冲存储器中缓冲所述加密的输入数据或所述加密的输出数据。

3.如权利要求2所述的存储设备组，其中，所述控制器还被配置为：

从所述主机接收所述数据和主机命令；

通过对所述数据进行加密来生成所述加密的输入数据；以及

将所述加密的输入数据加载到所述缓冲存储器中。

4.如权利要求2所述的存储设备组，其中，所述存储设备还包括被配置为存储所述数据的非易失性存储器，所述控制器还被配置为：

响应于从所述主机接收的主机命令，从所述非易失性存储器读取所述数据；

通过对从所述非易失性存储器读取的所述数据进行加密来生成所述加密的输入数据；以及

将所述加密的输入数据加载到所述缓冲存储器中。

5.如权利要求4所述的存储设备组，其中，所述控制器还被配置为响应于将所述加密的输入数据加载到所述缓冲存储器中的完成，向所述可重构逻辑芯片发送命令处理所述加密的输入数据的命令。

6.如权利要求2所述的存储设备组，其中，所述控制器在第一芯片中实现，所述缓冲存储器在第二芯片中实现。

7.如权利要求2所述的存储设备组，其中，所述控制器和所述缓冲存储器在同一芯片中实现。

8.如权利要求2所述的存储设备组，其中，所述控制器还被配置为：

通过对所述加密的输出数据进行解密来生成解密的输出数据；以及

在所述缓冲存储器中缓冲所述数据或所述解密的输出数据。

9.如权利要求1所述的存储设备组，还包括：

第一端口，被配置为根据第一接口协议与所述主机通信；和

第二端口，被配置为根据第二接口协议与所述可重构逻辑芯片通信。

10.如权利要求9所述的存储设备组，其中，所述控制器还被配置为：

经由第一端口将所述加密的输出数据或解密的输出数据发送到所述主机，所述解密的输出数据通过对所述加密的输出数据进行解密而生成；以及

经由第二端口与所述可重构逻辑芯片交换所述加密的输入数据或所述加密的输出数据。

11.如权利要求1所述的存储设备组，其中，所述存储设备和所述可重构逻辑芯片被装配在同一板中。

12.如权利要求1所述的存储设备组，其中，所述存储设备和所述可重构逻辑芯片被实现为叠层封装PoP。

13.如权利要求1所述的存储设备组，其中，所述可重构逻辑芯片是现场可编程门阵列FPGA芯片。

14.一种存储系统，包括：

主机；

可重构逻辑芯片；和

存储设备，被配置为：

经由第一端口与所述主机通信；以及

经由第二端口与所述可重构逻辑芯片通信，使得所述存储设备被配置为经由所述第二端口将加密的输入数据发送到所述可重构逻辑芯片，并且经由所述第二端口从所述可重构逻辑芯片接收加密的输出数据。