[发明专利]半导体存储装置及数据写入方法

说明书

本发明的实施方式提供一种在以步进写入方式对电荷捕获膜写入数据时，能够抑制相邻字线干扰的半导体存储装置及数据写入方法。实施方式的数据写入方法通过对分别连接于多个存储单元的多个字线中的选择字线一面使程序电压的电压值步进一面施加直至数据的写入结束为止，来对连接于选择字线的存储单元进行数据的写入。此时，根据施加至选择字线的程序电压的值，对多个字线中的选择字线以外的特定的字线施加不同的通过电压。

[相关申请案]

本申请案享有以日本专利申请案2018-175253号(申请日：2018年9月19日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。

技术领域

本发明的实施方式涉及一种半导体存储装置及数据写入方法。

背景技术

目前，已知有三维积层构造的闪速存储器(三维存储器)。该三维存储器具有从硅平面在垂直方向堆积闪速存储器元件而成的构造。因此，能够使每单位面积的存储器容量增加，也能够谋求写入速度的提高。

此处，在对三维存储器进行数据的写入的情况下，针对每1根字线，以所谓步进(step up)写入方式，逐渐使写入电压上升，对各单元的电荷捕获膜(电荷保存层)进行多值的数据(电荷)的写入。

然而，在对第1字线进行写入，其次进行与第1字线相邻的第2字线的写入时，产生相邻字线干扰(NWI：Neighbor Word line Interference)，即，已经完成写入的第1字线的各单元的阈值电压(Vth)上升。

发明内容

本发明的实施方式提供一种在以步进写入方式对电荷捕获膜写入数据时，能够抑制相邻字线干扰的半导体存储装置及数据写入方法。

实施方式的半导体存储装置具备：多个存储单元；多个字线，分别连接于多个存储单元；以及行控制电路，通过对多个字线中的选择字线一面使电压值步进(step up)一面施加程序电压(program voltage)直至数据的写入结束为止，来对连接于选择字线的存储单元进行数据的写入。而且，行控制电路在数据的写入中，根据施加至选择字线的程序电压的值，对多个字线中的选择字线以外的特定的字线施加不同的通过电压(pass voltage)。

附图说明

图1是第1实施方式的半导体存储装置的框图。

图2是表示半导体存储装置的主要部分的电路构成的图。

图3是半导体存储装置的存储单元阵列的立体图。

图4是半导体存储装置的柱状部的剖视图。

图5是最上层字线及最下层字线的立体图。

图6是将图4中的虚线框内放大的剖视图。

图7是用来说明相邻字线干扰的图。

图8是用来说明由相邻字线干扰所致的阈值电压的变动的图。

图9是示意性地表示写入时的通过电压控制的图。

图10是用来说明由相邻的存储单元间的电荷所产生的屏蔽效应的图。

图11是表示相邻字线干扰的产生率的特性图。

图12是表示由通过电压控制所致的阈值电压的斜率的变动的图。

图13是用来说明通过使阈值电压的斜率变大，或者，阶跃电压的值变大而使阈值电压的分布扩大的情况的图。

图14是表示写入阶跃电压的可变控制的流程的流程图。

图15是表示一面对写入阶跃电压进行可变控制一面写入的阈值电压的转变的图。