[发明专利]一种形成三维存储器的方法及三维存储器

权利要求书

1.一种形成三维存储器的方法，包括：

提供半导体结构，所述半导体结构具有衬底和位于衬底上的堆叠结构，所述堆叠结构具有顶部选择栅极；

在所述顶部选择栅极中形成波浪形的顶部选择栅极切线，所述顶部选择栅极切线将所述顶部选择栅极分为多个相互绝缘的区域，以及

形成穿过所述堆叠结构的沟道孔和波浪形栅线隙，填充所述沟道孔形成垂直沟道结构，以及形成阵列共源极；其中，所述顶部选择栅极切线位于相邻的所述区域的沟道孔之间。

2.根据权利要求1所述的形成三维存储器的方法，其特征在于，在所述堆叠结构的顶部形成波浪形的顶部选择栅极切线的步骤包括：

在所述堆叠结构的顶部形成沟槽；

使用绝缘材料填充所述沟槽，形成顶部选择栅极切线。

3.根据权利要求2所述的形成三维存储器的方法，其特征在于，所述沟槽的深度为6-10层所述栅极结构。

4.根据权利要求1所述的形成三维存储器的方法，其特征在于，所述顶部选择栅极切线与所述栅线隙的走向一致。

5.根据权利要求1或4所述的形成三维存储器的方法，其特征在于，形成阵列共源极的步骤包括：

掺杂所述栅线隙底部的衬底形成阵列共源极；

在所述栅线隙中形成隔离层和源极线，所述源极线与所述阵列共源极电连接，所述隔离层隔离所述源极线与所述堆叠结构的栅极；

其中，所述顶部选择栅极切线的宽度小于所述栅线隙的宽度。

6.根据权利要求1或4所述的形成三维存储器的方法，其特征在于，形成阵列共源极的步骤包括：

掺杂所述栅线隙底部的衬底形成阵列共源极；

以绝缘材料填充栅线隙；

形成连接所述阵列共源极至所述半导体结构的无源侧的导电接触；

其中，所述顶部选择栅极切线的宽度大于或等于所述栅线隙的宽度。

7.根据权利要求1所述的形成三维存储器的方法，其特征在于，相邻两个所述栅线隙之间的沟道孔周期排列成重复阵列，所述顶部选择栅极切线将周期排列成重复阵列的所述沟道孔均分成子阵列，每个子阵列具有相同排数的沟道孔。

8.根据权利要求7所述的形成三维存储器的方法，其特征在于，每个重复阵列的沟道孔沿所述顶部选择栅极切线的延伸方向排列成不少于四行的偶数行。

9.根据权利要求7所述的形成三维存储器的方法，其特征在于，相邻两个所述栅线隙之间，所述顶部选择栅极切线的数量至少为两个。

10.根据权利要求1所述的形成三维存储器的方法，其特征在于，形成阵列共源极的步骤之后还包括：形成与所述沟道孔电连接的导电接触以及用位线连接的导电接触。

11.根据权利要求10所述的形成三维存储器的方法，其特征在于，每行沟道孔中相邻沟道孔连接的导电接触错开排布。

12.一种三维存储器，所述三维存储器包括：

半导体结构，所述半导体结构具有衬底、位于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔，所述堆叠结构具有顶部选择栅极，所述沟道孔中填充有垂直沟道结构；

形成于所述顶部选择栅极中的波浪形顶部选择栅极切线，所述顶部选择栅极切线将所述顶部选择栅极分为多个相互绝缘的区域，且所述顶部选择栅极切线位于相邻的所述区域的沟道孔之间；

穿过堆叠结构的栅线隙，所述栅线隙为波浪形；

阵列共源极，所述阵列共源极形成所述栅线隙底部的衬底中；

与所述沟道孔电连接的导电接触以及连接导电接触的位线。

13.根据权利要求12所述的形成三维存储器，其特征在于，所述顶部选择栅极切线的深度为6-10层所述栅极结构。