[发明专利]与CMOS工艺兼容低温度系数多晶电阻模块及其集成方法

说明书

本发明公开了与双栅氧高低压CMOS工艺兼容低温度系数多晶电阻模块及其集成方法。集成步骤为：1)形成厚栅氧化层和薄栅氧化层。2)利用低压化学汽相沉积法淀积氮氧硅层。电阻模块主要包括衬底、阱、场氧化层、多晶电阻层、介质层、厚栅氧化层、薄栅氧化层和多晶硅栅。本发明实现了在双栅氧高低压兼容CMOS工艺平台上同时集成高阻N型多晶电阻和低值P型多晶电阻模块的解决方案，通过Ω或π型介质层不仅对多晶电阻发挥了保护层作用，更重要的是降低了高值多晶电阻注入剂量达30％，提高了低温度系数≤200ppm/℃低值电阻的注入工艺窗口，提高了多晶电阻一致性和成品率。

技术领域

本发明涉及半导体集成电路领域，具体是与双栅氧高低压CMOS工艺兼容低温度系数多晶电阻模块及其集成方法。

背景技术

在半导体器件制造领域中,模拟集成电路逐步向高速高精度方向发展，将多晶硅高阻薄膜电阻直接集成到电路内部是增加集成度且缩小大规模集成电路体积的重要工作。但是，由于多晶硅高阻薄膜电阻的阻值很容易受温度和电压的影响很难精确控制其绝对数值。寄生效果也十分明显，工艺上较难达到精确控制的要求。

在模拟集成电路中，根据不同应用目标，目前已经有许多中材料用来制作电阻，从常规Bipolar和MOS工艺制作的硅扩散电阻到可激光修调的薄膜金属电阻。其中金属薄膜电阻具有最优的匹配性能，最好的温度系数和电压系数。但是金属薄膜电阻的组成成分非常重要，只有不多的几家公司掌握了最优金属组分配比。另一方面，多晶硅材料已经广泛应用于半导体行业，通过多晶硅薄膜淀积，注入和退火等工艺的研究，多晶硅薄膜电阻具有接近零值变化温度系数的优越性能已经引起了业内普遍的兴趣。随着半导体工艺的发展,多晶电阻与CMOS工艺兼容的结构的特性和经济效益更优于其他种类的电阻,因而在模拟集成电路设计上得到越来越广泛的应用。

发明内容

本发明的目的是解决现有技术中存在的问题。

为实现本发明目的而采用的技术方案是这样的，与双栅氧高低压CMOS工艺兼容低温度系数多晶电阻模块的集成方法，主要包括以下步骤：

1)在衬底表面形成阱，并在阱表面形成n埃米的场氧化层，在阱表面未被场氧化层覆盖的区域形成栅氧化层。在所述场氧化层未覆盖的区域表面形成屏蔽保护层；在所述场氧化层未覆盖的区域形成栅氧化层之前，去除所述屏蔽保护层。n＝[4500,6000]。n为自然数。

2)在场氧化层表面利用低压化学汽相沉积法形成m埃米的多晶电阻层，从而生成高值电阻。所述高值电阻的方块电阻值为R1。m＝[1600,2000]。R1＝[2700ohm/sqr,4300ohm/sqr]。m和R1为自然数。

在形成多晶电阻层前，对屏蔽保护层和场氧化层进行清洗。

3)利用干法刻蚀工艺对多晶电阻层进行刻蚀，从而生成电阻多晶条。

4)利用热氧化工艺，在所述电阻多晶条上生长l埃米氧化层，记为第一介质层。在电阻多晶条上淀积h埃米厚度的低压化学淀积氮化硅层，记为第二介质层。l＝[80,100]。h＝[250,350]。l和h为自然数。

5)完成双栅氧高低压CMOS源极和漏极的光刻注入前工艺，并选定需要低温度系数的多晶电阻区域、高压器件有源区域、中压器件有源区域和低压器件有源区域。

6)分别在高压器件有源区域和中压器件有源区域形成厚栅氧化层。在低压器件有源区域形成薄栅氧化层。

7)在厚栅氧化层、薄栅氧化层和第二介质层的表面淀积第二多晶硅层，并对第二多晶硅层进行刻蚀，从而使栅氧化层和所述栅氧化层表面的多晶硅构成MOS管的多晶硅栅，并选定MOS管的掺杂源漏区。

在形成第二介质层前，对电阻多晶条上的氧化层进行清洗。