[发明专利]半导体元件的制造方法有效
| 申请号： | 201910103609.4 | 申请日： | 2019-02-01 |
| 公开（公告）号： | CN111200026B | 公开（公告）日： | 2020-10-16 |
| 发明（设计）人： | 田矢真敏;中野纪夫;熊谷裕弘 | 申请（专利权）人： | 合肥晶合集成电路有限公司 |
| 主分类号： | H01L29/93 | 分类号： | H01L29/93;H01L29/94;H01L27/06;H01L21/335 |
| 代理公司： | 上海光华专利事务所(普通合伙) 31219 | 代理人： | 王华英 |
| 地址： | 230012 安徽省合肥*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 元件 制造 方法 | ||
1.一种半导体元件的制造方法，在衬底的表面形成MOS结构的FET和可变电容元件，其特征在于，包括：
第一遮掩工序，其在所述衬底的表面生成第一注入阻挡层，所述第一注入阻挡层的形状覆盖可变电容元件区域的阱表面；
沟道形成工序，其将极性与在所述衬底的表面形成的FET区域的阱相同的杂质注入所述衬底的表面，对所述FET区域的阱形成沟道区域；
栅极形成工序，其分别在所述FET区域的阱上及所述可变电容元件区域的阱上形成栅极，且所述栅极分别与所述FET区域的阱及所述可变电容元件区域的阱之间间隔着绝缘膜；
第二遮掩工序，其在所述衬底的表面生成第二注入阻挡层，所述第二注入阻挡层覆盖与所述第一注入阻挡层相同的区域；以及
外延形成工序，其将极性与所述FET区域的阱相反的杂质注入所述衬底的表面，对所述FET区域的阱形成外延区域。
2.根据权利要求1所述的半导体元件的制造方法，其特征在于，还包括：
所述阱形成工序，其在所述衬底的表面形成所述FET区域的阱、以及极性为与所述FET区域的阱相反的所述可变电容元件区域的阱，
其中，所述第一遮掩工序是在所述阱形成工序之后进行。
3.根据权利要求1或2所述的半导体元件的制造方法，其特征在于，
在所述第一遮掩工序中，使用光掩模生成所述第一注入阻挡层，
在所述第二遮掩工序中，使用所述光掩模生成所述第二注入阻挡层。
4.根据权利要求1所述的半导体元件的制造方法，其特征在于，所述第一注入阻挡层及第二注入阻挡层为光阻层。
5.根据权利要求1所述的半导体元件的制造方法，其特征在于，当所述沟道形成工序结束时，形成于所述衬底表面上的第一注入阻挡层被除去。
6.根据权利要求1所述的半导体元件的制造方法，其特征在于，当所述外延形成工序结束时，形成于所述衬底表面上的第二注入阻挡层被除去。
7.根据权利要求1所述的半导体元件的制造方法，其特征在于，在所述外延形成工序之后，对所述栅极形成侧壁。
8.根据权利要求7所述的半导体元件的制造方法，其特征在于，当形成所述侧壁时，在所述衬底表面上形成硅氧化膜，并施以各向异性蚀刻，而在所述栅极的侧壁上残留氧化膜。
9.根据权利要求1所述的半导体元件的制造方法，其特征在于，还包括：
在所述外延形成工序之后，分别在所述FET区域及所述可变电容元件区域形成源极及漏极。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥晶合集成电路有限公司，未经合肥晶合集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201910103609.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：放大器
- 下一篇：一种存储器及其制造方法
- 同类专利
- 专利分类
