[发明专利]半导体元件的制造方法

说明书

本发明的目的是提供一种半导体元件的制造方法，能够抑制成本，防止可变电容元件的电容特性的劣化。一种半导体元件的制造方法，在衬底的表面形成MOS结构的FET和变容二极管，其具备如下工序：第一遮掩工序，其在衬底的表面生成光阻层，所述光阻层的形状覆盖变容二极管区域的阱表面；沟道形成工序，其将极性与在衬底的表面形成的FET区域的阱相同的杂质注入衬底的表面，对FET区域的阱形成沟道区域；栅极形成工序，其分别在FET区域的阱上及变容二极管区域的阱上间隔着绝缘膜形成栅极G；第二遮掩工序，其在衬底的表面生成第二注入阻挡层，该第二注入阻挡层覆盖与第一注入阻挡层相同的区域；以及外延形成工序，其将极性与FET区域的阱相反的杂质注入衬底的表面，对FET区域的阱形成外延区域。

技术领域

本发明涉及半导体元件的制造方法。

背景技术

为了达成例如控制发送频率等期望的功能，在集成电路中采用可变电容元件。作为可变电容元件使用MOS型可变电容元件(MOS变容二极管)。

在集成电路中混合搭载多种半导体元件进行制造，所以可变电容元件会与例如FET等混合在一起制造。若可变电容元件与FET等混合搭载，则在半导体的制造工艺中，有时不想要的杂质被注入到可变电容元件，存在使可变电容元件的电容特性劣化的可能性。

另外，在半导体的制造工艺中，光刻技术中使用的掩模非常昂贵，期望抑制使用的掩模的总数。但是，若不小心将各工序中使用的掩模共用化，则唯恐不想要的杂质被注入可变电容元件。

发明内容

本发明是鉴于上述情况而提出的，其目的在于提供一种半导体元件的制造方法及半导体结构，其能够抑制成本，防止可变电容元件的电容特性的劣化。

本发明的实施例的半导体元件的制造方法中，在衬底的表面形成MOS结构的FET和可变电容元件，所述半导体元件的制造方法包括如下工序：第一遮掩工序，其在所述衬底的表面生成第一注入阻挡层，所述第一注入阻挡层具有覆盖可变电容元件区域的阱表面的形状；沟道形成工序，其将极性与在所述衬底的表面形成的FET区域的阱相同的杂质注入所述衬底的表面，对所述FET区域的阱形成沟道区域；栅极形成工序，其分别在所述FET区域的阱上及所述可变电容元件区域的阱上间隔着绝缘膜形成栅极；第二遮掩工序，其在所述衬底的表面生成第二注入阻挡层，所述第二注入阻挡层覆盖与所述第一注入阻挡层相同的区域；以及外延形成工序，其将极性与所述FET区域的阱相反的杂质注入所述衬底的表面，对所述FET区域的阱形成外延区域。

根据上述那样的构成，在将极性与FET区域的阱相同的杂质注入衬底的表面的沟道形成工序之前，生成具有覆盖可变电容元件区域的阱表面的形状的第一注入阻挡层，所以能够防止杂质被注入可变电容元件区域的阱中。因此，能够抑制可变电容元件的电容特性的劣化。

另外，在第二遮掩工序中，在衬底的表面生成第二注入阻挡层，该第二注入阻挡层覆盖与第一遮掩工序中的第一注入阻挡层相同的区域，所以，能够将例如光掩模等用于形成注入阻挡层的工具共用化，能够节约集成电路制造中使用的掩模总数，并降低成本。

也可以在上述半导体元件的制造方法中，包括阱形成工序，其在所述衬底的表面形成所述FET区域的阱、以及极性为与所述FET区域的阱相反的所述可变电容元件区域的阱，第一遮掩工序在所述阱形成工序之后进行。

根据上述那样的构成，即使是在衬底的表面形成FET区域的阱、以及极性为与FET区域的阱相反的可变电容元件区域的阱的情况，也能够使用具有覆盖可变电容元件的阱表面的形状的第一注入阻挡层来进行沟道形成工序，能够抑制可变电容元件的电容特性的劣化。

也可以在上述半导体元件的制造方法中，在所述第一遮掩工序中，使用光掩模生成所述第一注入阻挡层，在所述第二遮掩工序中，使用所述光掩模生成所述第二注入阻挡层。