[发明专利]半导体存储器件

权利要求书

1.一种半导体存储器件，包括：

在衬底上的第一互连线和第二互连线；以及

第一堆叠和第二堆叠，在所述衬底与所述第一互连线和所述第二互连线之间，

其中，所述第一堆叠和所述第二堆叠的每个包括：

多个半导体图案，垂直地堆叠在所述衬底上；

多条导线，分别连接到所述多个半导体图案，所述多条导线的每条沿着第一水平方向延伸；以及

栅电极，邻近所述多个半导体图案并且沿着垂直方向延伸，

其中所述第一堆叠的所述多条导线包括第一导线，所述第二堆叠的所述多条导线包括第二导线，所述第一导线的下表面在与所述第二导线的下表面的水平相等的水平，

其中所述第一互连线电连接到所述第一导线和所述第二导线中的至少一条，以及

其中所述第一堆叠的所述栅电极包括第一栅电极，所述第二堆叠的所述栅电极包括第二栅电极，所述第二互连线电连接到所述第一栅电极和所述第二栅电极中的至少一个，

其中所述多个半导体图案的每个包括第一杂质区、第二杂质区和位于所述第一杂质区与所述第二杂质区之间的沟道区，

其中所述多个半导体图案的每个还包括在所述第一杂质区与所述多条导线的相应一条之间的端部层，以及

其中所述端部层包括第一半导体材料，所述第一半导体材料的带隙小于所述沟道区的第二半导体材料的带隙。

2.根据权利要求1所述的半导体存储器件，还包括在所述第一堆叠和所述第二堆叠上的第三互连线，

其中所述第一互连线电连接到所述第一导线，

其中所述第三互连线电连接到所述第二导线，以及

其中所述第二互连线电连接到所述第一栅电极和所述第二栅电极二者。

3.根据权利要求2所述的半导体存储器件，其中所述第二互连线沿着第二水平方向延伸，以及

其中所述第一栅电极和所述第二栅电极在所述第二水平方向上彼此间隔开并且沿着所述第二水平方向对准。

4.根据权利要求1所述的半导体存储器件，还包括在所述第一堆叠和所述第二堆叠上的第三互连线，

其中所述第一互连线电连接到所述第一导线和所述第二导线二者，

其中所述第二互连线电连接至所述第一栅电极，以及

其中所述第三互连线电连接到所述第二栅电极。

5.根据权利要求4所述的半导体存储器件，还包括接触所述第一导线和所述第二导线二者的公共接触，

其中所述第一互连线经由所述公共接触电连接到所述第一导线和所述第二导线二者。

6.根据权利要求1所述的半导体存储器件，其中所述多条导线的每条电连接到所述多个半导体图案的每个的所述第一杂质区，以及

其中所述第一栅电极和所述第二栅电极的每个邻近所述多个半导体图案的所述沟道区。

7.根据权利要求1所述的半导体存储器件，其中所述第一堆叠和所述第二堆叠沿着所述第一水平方向彼此平行地延伸，以及

其中所述第一堆叠和所述第二堆叠的所述多个半导体图案的每个沿着与所述第一水平方向相交的第二水平方向延伸。

8.根据权利要求1所述的半导体存储器件，其中所述衬底包括第一外围电路区和第二外围电路区，

其中所述第一互连线朝向所述第一外围电路区延伸或者沿着所述第一水平方向延伸，所述第一互连线电连接到所述第一外围电路区上的第一外围晶体管，以及

其中所述第二互连线朝向所述第二外围电路区延伸或者沿着与所述第一水平方向相交的第二水平方向延伸，所述第二互连线电连接到所述第二外围电路区上的第二外围晶体管。

9.根据权利要求1所述的半导体存储器件，还包括接触所述第一导线和所述第二导线中的所述至少一条的接触，

其中所述衬底包括单元区和接触区，

其中所述多条导线的每条从所述单元区延伸到所述接触区，

其中所述接触在所述接触区上，以及

其中所述第一互连线电连接到所述接触。