[发明专利]非易失性存储装置

说明书

实施方式提供能够进行高效的读出工作的非易失性存储装置。非易失性存储装置构成为具有：第1及第2配线；存储单元，具有阻变存储元件与选择阻变存储元件的双端子开关元件的串联连接，所述阻变存储元件能够将低电阻状态和高电阻状态中的一方设定为数据；读出电路(30)，在第1及第2读出期间，从阻变存储元件读出数据；写入电路(20)，在第1读出期间和第2读出期间之间的写入期间，向阻变存储元件写入数据；以及判定电路(40)，将基于在第1读出期间读出的数据的第1电压与基于在第2读出期间读出的数据的第2电压进行比较，由此判定在第1读出期间读出的数据，在第1读出期间、写入期间和第2读出期间，使得相同方向的电流流过存储单元。

关联申请

本申请享受以日本专利申请2018-182412号(申请日：2018年9月14日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及非易失性存储装置。

背景技术

提出了在字线与位线的交叉点处配置有存储单元的非易失性存储装置，该存储单元具有阻变(电阻变化)存储元件和具有开关功能的元件的串联连接。

但是，在现有的交叉点型的非易失性存储装置中，难说一定进行高效的读出工作。

发明内容

实施方式提供能够进行高效的读出工作的非易失性存储装置。

实施方式的非易失性存储装置构成为具有：第1配线；与所述第1配线交叉的第2配线；存储单元，其是设置在所述第1配线与所述第2配线之间的存储单元，具有阻变存储元件与选择所述阻变存储元件的双端子开关元件的串联连接，所述阻变存储元件能够将低电阻状态和高电阻状态中的一方设定为数据；读出电路，其在第1读出期间和第2读出期间，从所述阻变存储元件读出数据；写入电路，其在所述第1读出期间和所述第2读出期间之间的写入期间，向所述阻变存储元件写入数据；以及判定电路，其通过将基于在所述第1读出期间读出的数据的第1电压与基于在所述第2读出期间读出的数据的第2电压进行比较，判定在所述第1读出期间读出的数据；在所述第1读出期间、所述写入期间和所述第2读出期间，使得相同方向的电流流过所述存储单元。

附图说明

图1是示出实施方式中的非易失性存储装置的概略结构的框图。

图2是示出实施方式中的非易失性存储装置的存储单元阵列的结构的电子电路图。

图3是示意性地示出实施方式中的非易失性存储装置的双端子选择器元件的电压-电流特性的图。

图4是示出实施方式中的非易失性存储装置的第1结构例的电子电路图。

图5是示出实施方式中的非易失性存储装置的第1结构例的工作的时序图。

图6的(a)、(b)是示出实施方式中的非易失性存储装置的第1结构例的工作的时序图。

图7是示出实施方式中的非易失性存储装置的偏移电路的功能的图。

图8是示出图7的比较例的图。

图9是示出实施方式中的非易失性存储装置的第2结构例的电子电路图。

图10(a)、(b)是示出实施方式中的非易失性存储装置的第2结构例的工作的时序图。

标号说明

10…存储单元阵列

11…字线(第1配线) 12…位线(第2配线)

13…存储单元 14…阻变存储元件 15…双端子选择器元件

20…写入电路 21…写驱动器