[发明专利]用于具有与主机通信的多个组件的DIMM的集线器电路

说明书

描述了一种装置。该装置包括DIMM集线器电路。DIMM集线器电路包括第一总线接口电路、控制电路和第二总线接口电路。第一总线接口电路用于从主机接收报头信息和有效载荷信息。控制电路用于处理报头信息并且识别有效载荷要被传递到目标组件，该目标组件通过第二总线耦合到DIMM集线器电路，第二总线是与第一总线相同类型的总线。第二总线接口电路用于通过第二总线将有效载荷信息发送到目标组件，其中，有效载荷信息用于包括要由目标组件处理的嵌入式报头信息。

相关申请的交叉引用

本申请根据35 U.S.C.119要求享有于2018年3月16日在印度专利局提交的题为“AHUB CIRCUIT FOR A DIMM HAVING MULTIPLE COMPONENTS THAT COMMUNICATE WITH AHOST”的印度临时专利申请第201841/009,712号的权益，并且该申请在此通过引用方式整体并入本申请。

技术领域

本发明的领域总体上涉及计算科学，并且更具体地，涉及用于具有与主机通信的多个组件的DIMM的集线器电路。

背景技术

系统存储器设计者经常寻找改进其设计的性能和/或功能的新方法。遗憾的是，增加的性能/功能通常以需要与更多组件/设备通信为代价，并且需要与越多的组件/设备通信，整体设计的吞吐量越慢。因此，需要创造性架构以便在不损失吞吐量的情况下实现改进的性能和/或功能。

附图说明

通过以下具体实施方式，结合附图，可以获得对本发明的更好理解，其中：

图1示出了传统的MIPI总线系统存储器实现方式；

图2示出了改进的MIPI总线系统存储器实现方式；

图3示出了用于图2的改进的MIPI总线系统存储器实现方式的通信方法；

图4示出了用于改进的MIPI总线系统存储器实现方式的改进的通信方法；

图5示出了图4的改进的通信方法的另一视角；

图6a示出了用于图4的改进的通信方法的第一实施例；

图6b示出了用于图4的改进的通信方法的第二实施例；

图7示出了写入命令的实施例；

图8示出了错误命令的实施例；

图9示出了读取命令的实施例；

图10示出了读取响应的实施例；

图11示出了集线器电路；

图12示出了计算机系统。

具体实施方式

图1示出了插入相应的存储器通道102、103中的双列直插式存储器模块(DIMM)101的传统布置。这里，观察到两个存储器通道102、103中的每个存储器通道分别有四个不同的DIMM 101被插入其中。如所观察到的，每个DIMM包括除存储器芯片之外的附加组件。也就是说，每个DIMM还包括电可擦除可编程只读存储器(EEPROM)104、温度传感器105、功率管理集成电路106以及其他可能的组件。集成到存储器通道102、103中的第一高速工业标准数据总线用于向DIMM存储器设备写入信息/从DIMM存储器设备读取信息。例如，高速数据总线可以符合联合电子设备工程委员会(JEDEC)兼容的双数据速率(DDR)总线规范。为了便于绘制，该数据总线未在图1中描绘。