[发明专利]用于处理编码的消息字的集成电路和方法

说明书

本发明涉及用于处理编码的消息字的集成电路和方法。集成电路具有设计用于接收消息字的接收器和集成的硬件解码电路，其具有：计算单元，其设计用于：根据预设的BCH码计算消息字的校正子，其中校正子具有素域的扩域中的一个或多个校正子要素；对数运算器，其设计用于求出一个或多个校正子要素的每个校正子要素的对数；算术运算电路，其设计用于基于一个或多个校正子要素的对数求出BCH码的错误定位多项式的一个或多个零点的每个零点的对数；和比特反相器电路，其设计用于反转消息字的一个或多个比特，其位通过错误定位多项式的一个或多个零点的对数来说明。集成电路还具有数据处理电路，其设计用于继续处理由比特反相器电路处理的消息。

技术领域

大体上，实施例涉及用于处理编码的消息字的集成电路和方法。

背景技术

用于安全相关的应用的电子电路、即例如汽车中的芯片卡模块和控制处理器必须受保护以防攻击。尤其是，典型地期望的是，能够识别出：在存储器中、例如在非易失性存储器中保存的数据是否曾被篡改(或出于其他原因是有错误的)，并且必要时能够被校正。这种功能的、需要小芯片面积的硬件实施是期望的。

发明内容

根据一个实施方式，提供一种集成电路，所述集成电路具有：接收器，其设计用于接收消息字；和集成的硬件解码电路。硬件解码电路具有：计算单元，所述计算单元设计用于：根据预设的BCH码计算消息字的校正子，其中校正子具有素域的扩域中的一个或多个校正子要素；对数运算器，所述对数运算器设计用于求出一个或多个校正子要素中的每个校正子要素的对数；算术运算电路，所述算术运算电路设计用于基于一个或多个校正子要素的对数求出BCH码的错误定位多项式的一个或多个零点中的每个零点的对数；和比特反相器电路，所述比特反相器电路设计用于将消息字的一个或多个比特反相，所述比特的位通过错误定位多项式的一个或多个零点的对数来说明。集成电路还具有数据处理电路，所述数据处理电路设计用于继续处理由比特反相器电路处理的消息。

根据另一实施方式，提出一种用于根据上面描述的集成电路来处理编码的消息字的方法。

附图说明

附图并未描述实际的大小关系，而是要用于：阐述不同实施例的原理。在下文中参考下述附图描述不同的实施例。

图1示出具有非易失性存储器的安全集成电路。

图2示出如下电路，所述电路实现针对1比特和2比特错误情况的BCH编码器和BCH解码器。

图3示出集成电路。

图4示出流程图，所述流程图说明用于处理编码的消息字的方法。

具体实施方式

下面的详细的描述涉及所附的附图，其示出了细节和实施例。所述实施例予以详细地描述，使得本领域技术人员能够实施本发明。其他实施方式也是可行的并且实施例能够在结构、逻辑和电学方面改变，而没有偏离本发明的主题。不同的实施例并不一定相互排斥，而是能够将不同的实施方式彼此组合，使得产生新的实施方式。在本说明书的范围中，将表述“连接”、“联接”以及“耦合”用于描述直接的和间接的连接、直接或间接的联接以及直接或间接的耦合。

图1示出具有非易失性存储器101的安全集成电路(安全IC)100。