[发明专利]一种刻蚀图形的形成方法及半导体器件

说明书

本发明公开了一种刻蚀图形的形成方法，包括提供待刻蚀层，在待刻蚀层上形成第一刻蚀图形和介质层图形，第一刻蚀图形位于介质层图形与待刻蚀层之间，且第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影区域内；在第一刻蚀图形的两侧分别形成第二刻蚀图形，第二刻蚀图形靠近第一刻蚀图形的侧壁与介质层图形的侧壁平齐。相比于现有技术中自对准三重图形形成时，先沉积薄膜层再刻蚀薄膜层和介质层的方式，本方法的刻蚀工艺更简单，且形成的自对准三重图形更均匀。本发明还公开了一种由该方法形成的性能更好的半导体器件。

技术领域

本发明涉及半导体技术领域，特别涉及一种刻蚀图形的形成方法及半导体器件。

背景技术

为了顺应摩根定律的发展，半导体器件的尺寸正在不断地缩小。相应地，半导体制造过程中的各种工艺也在不断改善。但是制造工艺的改善仍然无法满足半导体器件对于高精度、高速度、高质量的需求。例如，由于受到了现有的光刻工艺精度的限制，现有的光刻工艺形成的掩膜图案难以满足半导体器件尺寸持续缩小的需求，由此，半导体技术的发展受到了限制。

为了在现有的光刻工艺的基础上，进一步缩小半导体器件的尺寸，现有技术提出双重图形化工艺。其中，代表性的工艺有自对准双重图形化(Self-Aligned DoublePatterning，SADP)工艺。即现在衬底上沉积牺牲材料层，然后进行光刻和刻蚀，把掩膜的图形转移到牺牲材料层上。接着在刻蚀后的牺牲材料层的表面和侧壁上沉积薄膜层，再刻蚀薄膜层，并去除牺牲材料层。这种双重图形化工艺的步骤简单，但是掩膜的尺寸会收到工艺的限制，形成自对准双重图形的掩膜应用范围较小，无法适应更复杂的技术需求。

为解决上述问题，现有技术提出了一种新的工艺，自对准四重图案成形技术(self-aligned quadruple patterning,SAQP)。即通过在SADP工艺后形成的图案上沉积薄膜层，再对薄膜层进行刻蚀，从而形成四重图形。SAQP工艺虽然克服了SADP工艺掩膜应用范围小的问题，但是由于在SADP的基础上再进行一次自对准，工艺流程较为复杂，因此SAQP工艺的优品率不高，且该工艺对光刻胶和显影的要求也更高，普通的光刻胶和显影无法达到SAQP工艺的要求。

为了提高SAQP工艺的优品率，提出了一种自对准三重图案成形技术(self-aligned triple patterning,SATP)。例如，公开号为CN104078330A公开的自对准三重图形的形成方法，先在衬底上形成第一牺牲材料层和第二牺牲材料层，然后刻蚀第二牺牲材料层和第一牺牲材料层形成图案。接着在图案周侧沉积薄膜层，最后，先对第二牺牲材料层进行刻蚀，再对第一牺牲材料层进行刻蚀，以形成自对准三重图形。但是这种方法形成的自对准三重图形，由于在形成图形时，先是对第二牺牲材料层进行刻蚀，再对第一牺牲材料层进行刻蚀，刻蚀过程操作较繁琐。且直接进行刻蚀，容易出现图形宽度大小不一致的情况，导致半导体器件的均匀性不佳，半导体器件的运行速度降低。

发明内容

本发明的目的在于解决现有技术中，刻蚀图形形成的质量不高的问题。本发明提供了一种刻蚀图形的形成方法，可提高刻蚀图形的形成质量。

为解决上述技术问题，本发明的实施方式公开了一种刻蚀图形的形成方法，包括：提供待刻蚀层，在待刻蚀层上形成第一刻蚀图形和介质层图形，第一刻蚀图形位于介质层图形与待刻蚀层之间，且第一刻蚀图形在待刻蚀层上的投影位于介质层图形在待刻蚀层上的投影区域内；在第一刻蚀图形的两侧分别形成第二刻蚀图形，第二刻蚀图形靠近第一刻蚀图形的侧壁与介质层图形的侧壁平齐。