[发明专利]沟渠式功率电晶体及其制作方法

说明书

一种沟渠式功率电晶体，包含半导体基体。该半导体基体包括至少一主动部，该至少一主动部具有栅极沟渠结构，该栅极沟渠结构具有自顶面向下延伸并界定出栅极沟渠的围壁、由绝缘材料构成并延伸覆盖该围壁表面的第一隔离层、由绝缘材料构成，填置于栅极沟渠并覆盖第一隔离层的隔离单元、位于该栅极沟渠的底部的屏蔽电极，及位于该屏蔽电极上方的栅极电极。利用隔离单元的结构设计，让第四隔离层包覆栅极电极与屏蔽电极邻近的周面，而可让栅极电极与氮化物材料隔离，因此，可避免因栅极电极与氮化物接触或是过于接近产生交互作用而影响元件特性的缺点。此外，本发明还提供制作该沟渠式功率电晶体的方法。

技术领域

本发明涉及一种功率电晶体及其制作方法，特别是涉及一种沟渠式功率电晶体及其制作方法。

背景技术

功率电晶体(Power MOSFET)可应用于数位电路或类比电路，因此，目前已是功率元件的主流而被广泛应用于不同的电子元件。

功率电晶体依电流流通路径可分为水平式及垂直式，其中，以垂直式功率电晶体而言，目前常见的则为沟渠式栅极金氧半场效电晶体(Trench Gate Power MOSFET，或UMOSFET)、V型沟槽金氧半场效电晶体(VMOSFET)，或垂直式双扩散金氧半场效电晶体(VDMOSFET)。而再以沟渠式功率电晶体而言，由于其U型沟渠形状可有效降低导通电阻(on-state resistance)并可改善电晶体的终端边缘特性(edge terminationcharacteristics)，也使沟渠式栅极金氧半场效电晶体成为高频低压功率元件的主流。

然而，沟渠式功率电晶体虽然可降低导通电阻，但是在阻断模式(blocking mode)操作时，因为需承受所有流经漂移区(如N-type drift layer)的正向阻断电压(forwardblocking voltage)，因此，为了可承受较高的正向阻断电压，就必须降低漂移区的掺杂浓度，但是降低漂移区的掺杂浓度又会提升元件的导通电阻，而不利于元件特性。此外，因为位于沟渠内的栅极电极的体积较大，因此，栅极-漏极电容(gate-to-drain capacitanceC_GD)也会较大，也会降低该沟渠式功率电晶体于高频的灵敏度。

参阅图1，美国专利第US5998833号公开一种可提升高频特性以及崩溃电压的功率电晶体。功率电晶体的每一个电晶体单元(unit cell)包含一第一型掺杂，且具有高掺杂浓度(例如N+掺杂)的漏极层(drain layer)114、一第一型掺杂的漂移区(drift layer)112、一形成于该漂移区112，且为第二型掺杂(P-type)的井区(base layer)116、一高掺杂浓度的源极层(source layer)118、分别与该源极层118及漏极层114成欧姆接触的源极电极128b及漏极电极130，及一沟渠结构。该沟渠结构具有相反的两个侧壁120a、一底面120b，一氧化物绝缘层125，该氧化物绝缘层125具有一栅极电极127，及一沟渠源极电极(trench-based source electrode)128a，及一介于该栅极电极127与沟渠源极电极128a之间的绝缘区125a、。其主要是利用沟渠源极电极128a取代部分的栅极电极，减小栅极-漏极电容(gate-to-drain capacitance C_GD)，以降低元件于高频操作时产生的干扰电流及栅极电荷，而得以在无须牺牲导通电阻的前提下，提升崩溃电压，以及元件于高频的切换速度。

现有具有屏蔽电极(如图1所示的沟渠源极电极128a)的沟渠式功率电晶体，为了可具有较佳的元件特性，因此，在该绝缘区125a，或是在该绝缘区125a与该沟渠源极电极128a之间还需要有较低的介面陷阱电荷(interface trap charge)及介电层陷阱电荷(dielectric trap charge)，且在该栅极电极127与沟渠源极电极128a之间的绝缘区125a需要具有较高的品质且厚度要够厚，才有办法耐受操作时该栅极电极127与沟渠源极电极128a之间的电位差。