[发明专利]一种异步电路自动延迟匹配的方法

权利要求书

1.一种异步电路自动延迟匹配的方法，使用Verilog代码对基于Click单元的捆绑数据异步电路进行硬件描述，然后使用DC工具进行综合，综合的过程中，在异步电路控制单元之间插入延迟链以使得异步电路能够满足时序要求，其特征在于，在综合的Tcl脚本中创建时钟，以自动捕捉电路中所有的时序路径，再通过Tcl脚本进行自动延迟匹配，所述Click单元采用的是两相位的握手协议，即request信号的每一次翻转都代表一次请求，每一次request请求Click单元都会产生一个fire脉冲信号，所述fire脉冲信号能够当作是时钟，用来进行捕捉和存储数据，基于Click单元的捆绑数据异步电路中，i_r1作为输入请求信号，其每一次翻转都会产生一个脉冲信号fire1，并且其每一次翻转都能传输到i_r2，作为第二级的请求信号，i_r2的每一次翻转都会产生一个脉冲信号fire2，fire1信号和fire2信号充当时钟，对数据进行捕捉和存储，所述使用Verilog代码对基于Click单元的捆绑数据异步电路进行硬件描述的方式是对Click单元进行例化，将Click单元所产生的fire信号当成时钟，其他的对异步电路的硬件描述方式与同步电路相同；

在获取电路中所有的延迟路径后，通过Tcl脚本进行自动延迟匹配的方法如下：

在初始时，假设电路有n条时序路径，在Tcl中创建n个变量，先假设所有的路径延迟都是相同的，即把所有的变量值设置成为相同的值作为延时，以这个相同的延时来进行时钟的创建，从而获取所有的时序路径，然后使用命令来观察每条路径的延时及slack，再进行n个变量的调整，并基于此进行延时匹配，对电路进行再次综合，而后再检查时序，直到电路满足需求。

2.根据权利要求1所述异步电路自动延迟匹配的方法，其特征在于，所述使用DC工具进行综合是通过脚本来完成的。

3.根据权利要求1所述异步电路自动延迟匹配的方法，其特征在于，所述在异步电路控制单元之间插入延迟链是通过DC工具中的set_min_delay命令来实现的。

4.根据权利要求1所述异步电路自动延迟匹配的方法，其特征在于，根据Click单元产生的fire信号，及fire信号之间的关系进行时钟的创建，其中fire信号之间的关系体现在waveform上。