[发明专利]半导体器件在审
申请号: | 201910130269.4 | 申请日: | 2019-02-21 |
公开(公告)号: | CN110189782A | 公开(公告)日: | 2019-08-30 |
发明(设计)人: | 樫原洋次 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G11C16/04 | 分类号: | G11C16/04;G11C16/08;G11C16/12 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电压控制线 半导体器件 译码器 存储栅极 存储 驱动 存储晶体管 电压控制电路 存储数据 低压电源 电平变化 电压电平 阈值电压 申请 | ||
1.一种半导体器件,包括:
第一存储块和第二存储块,每个存储块包括根据阈值电压的电平变化存储数据的多个存储晶体管、以及向所述晶体管的每个栅极提供每个电压的多个存储栅极线;
第一电压控制线和第二电压控制线,与所述第一存储块对应地设置,用于驱动所述存储栅极线;
第三电压控制线和第四电压控制线,与所述第二存储块对应地设置,用于驱动所述存储栅极线;
第一译码器,驱动所述第一电压控制线和所述第三电压控制线;
第二译码器,驱动所述第二电压控制线和所述第四电压控制线;以及
电压控制电路,控制提供给所述第一译码器和所述第二译码器的电压,
其中所述电压控制电路:
在写入操作之前,向所述第一译码器提供第一电压和低于所述第一电压的第二电压,并且向所述第二译码器提供在所述第一电压与所述第二电压之间的第三电压和所述第二电压,以及
在写入操作模式下,向所述第一译码器提供所述第一电压和所述第三电压,并且向所述第二译码器提供在所述第三电压与所述第二电压之间的第四电压和低于所述第二电压的第五电压。
2.根据权利要求1所述的器件,
其中所述第一译码器至所述第四译码器包括:
第一驱动器电路至第四驱动器电路,与所述第一电压控制线至所述第四电压控制线对应地设置,以驱动相应的电压控制线,以及
第一电平转换器至第四电平转换器,与所述第一驱动器电路至所述第四驱动器电路对应地设置,以转换每个输入信号的电压电平,并且将所述电压电平输出到相应的驱动器电路。
3.根据权利要求2所述的器件,
其中在所述写入操作模式下,所述第一电平转换器通过根据所述第三电压驱动所述第一驱动器电路来向所述第一电压控制线提供所述第一电压,
其中在所述写入操作模式下,所述第二电平转换器通过根据所述第五电压驱动所述第二驱动器电路来向所述第二电压控制线提供所述第四电压,
其中在所述写入操作模式下,所述第三电平转换器通过根据所述第一电压驱动所述第三驱动器电路来向所述第三电压控制线提供所述第三电压,并且
其中在所述写入操作模式下,所述第四电平转换器通过根据所述第五电压驱动所述第四驱动器电路来向所述第四电压控制线提供所述第四电压。
4.根据权利要求3所述的器件,
其中所述第一驱动器电路至所述第四驱动器电路中的每个驱动器电路包括:用于分别驱动所述相应的电压控制线的第一导电类型晶体管和第二导电类型晶体管,并且
其中在所述写入操作模式下,当所述第五电压被施加到所述第一导电类型晶体管的栅极时,所述第四电压被提供给所述相应的电压控制线。
5.根据权利要求1所述的器件,还包括:
第五电压控制线和第六电压控制线,共同控制所述第一存储块中的存储栅极线中的一个存储栅极线和所述第二存储块中的存储栅极线中的一个存储栅极线;
第七电压控制线和第八电压控制线,共同控制所述第一存储块中的存储栅极线中的另一存储栅极线和所述第二存储块中的存储栅极线中的另一存储栅极线;
第三译码器,驱动所述第五电压控制线和所述第七电压控制线;
第四译码器,驱动所述第六电压控制线和所述第八电压控制线;以及
第二电压控制电路,向所述第三译码器和所述第四译码器提供每个电压,
其中所述第二电压控制电路:
在所述写入操作之前,向所述第三译码器提供所述第一电压和所述第二电压,并且向所述第四译码器提供所述第一电压和所述第二电压,以及
在所述写入操作模式下,向所述第三译码器提供所述第四电压和所述第五电压,并且向所述第四译码器提供所述第四电压和所述第六电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910130269.4/1.html,转载请声明来源钻瓜专利网。