[发明专利]一种制作磁性随机存储器单元阵列的方法

权利要求书

1.一种制作磁性随机存储器单元阵列的方法，其特征在于，包括：

在表面抛光的带金属连线Mx或金属通孔Vx的CMOS基底之上制作底电极通孔接触BEVC，所述BEVC的材料为TaN、Ta、Ti,、TiN、Co、W、Al、WN、Ru或者其组合；

在底电极通孔接触BEVC之上制作底电极通孔BEV；

沉积底电极金属层、磁性隧道结多层膜和顶电极膜层；

图形化定义磁性隧道结图案，对顶电极、磁性隧道结及其底电极进行刻蚀，并对刻蚀之后的磁性隧道结进行电介质填充。

2.根据权利要求1所述的方法，其特征在于，所述在表面抛光的带金属连线Mx或金属通孔Vx的CMOS基底之上制作底电极通孔接触BEVC，包括：

在表面抛光的带金属连线Mx或金属通孔Vx的CMOS基底之上，沉积一层底电极通孔接触BEVC金属层；金属层的总厚度为5nm～40nm。

图形化定义底电极通孔接触BEVC图案；

刻蚀制备底电极通孔接触BEVC；

填充电介质并其进行磨平。

3.根据权利要求1所述的方法，其特征在于，所述在表面抛光的带金属连线Mx或金属通孔Vx的CMOS基底之上制作底电极通孔接触BEVC，包括：

在表面抛光的带金属连线Mx或金属通孔Vx的CMOS基底之上，沉积一层电介质；电介质的总厚度为5nm～40nm；

图形化定义底电极通孔接触BEVC图案；

刻蚀制备底电极通孔接触BEVC；

填充底电极通孔接触BEVC金属，并对其磨平。

4.根据权利要求2所述的方法，其特征在于，所述电极接触金属层的材料是TaN，Ta，Ti,Al，TiN，W，WN，Ru或者他们的组合，其形成方法为化学气相沉积(CVD)，物理气相沉积(PVD)，原子层沉积(ALD)或离子束沉积(IBD)；

所述金属层刻蚀工艺采用反应离子刻蚀(RIE)工艺来实现，其刻蚀气体选自Cl₂，HBr，BCl₃，CF₄，CH₃F,CH₂F₂，CHF₃，He，O₂，N₂或Ar；所述电介质为SiO₂,SiN，SiON,SiC或SiCN。

5.根据权利要求3所述的方法，其特征在于所述电介质材料为是SiO₂,SiN,SiC,SiON,或SiCN，其形成方法为CVD；所述刻蚀工艺采用反应离子刻蚀(RIE)工艺实现，其刻蚀气体选自C₄F₈，C₃F₆，CF₄，CH₃F,CH₂F₂，CHF₃，He，CO,CO₂，O₂，N₂或Ar；所述底电极接触金属为TaN，Ta，Ti,TiN，Co,W，Al，WN，Ru或者他们的组合。

6.根据权利要求2或3所述的方法，其特征在于，刻蚀制备底电极通孔接触后，还包括：采用干法或/和湿法工艺去掉残留的有机物和副产物。

7.根据权利要求1所述的方法，其特征在于，所述在底电极通孔接触BEVC之上制作底电极通孔BEV，包括：

在表面抛光的带底电极通孔接触BEVC的基底上沉积底电极通孔BEV电介质,材料为SiO₂,SiN,SiC,SiCN,SiON的单层或它们中两种材料的双层结构，其厚度为10nm～100nm；

图形化定义底电极通孔BEV图案；

刻蚀形成底电极通孔BEV；

填充金属到底电极通孔BEV里面，并采用化学机械抛光CMP磨平，形成底电极通孔填充。

8.根据权利要求7所述的方法，其特征在于，所述底电极通孔(BEV)填充材料为W或Cu。