[发明专利]一种制作磁性随机存储器单元阵列的方法

说明书

本发明公开了一种制作磁性随机存储器单元阵列的方法，通过一种在底电极通孔和金属连线或金属通孔之间制作一层非Cu底电极通孔接触来解决随着MRAM尺寸不断缩小，底电极通孔和金属连线或金属通孔的接触电阻不断恶化的而出现的一些列问题。由于底电极通孔接触由TaN、Ta、Ti、TiN、Co、W、Al、WN、Ru等金属构成，在制作底电极通孔的时候，有了足够的过刻蚀空间，不会在BEVC和BEV之间留下导电性能不好的残留物；同时，由于BEVC并不会随着MTJ的临界尺寸变小，而显著变小；故而，随着MTJ尺寸的缩小，MTJ底电极和金属连线之间的回路并不会出现问题，非常有利MRAM的磁性存储单元阵列的缩微化。

技术领域

本发明涉及磁性随机存储器(MRAM，Magnetic Radom Access Memory)制造技术领域，具体来说，本发明涉及一种制作磁性随机存储器单元阵列的方法。

背景技术

近年来，采用磁性隧道结(MTJ，Magnetic Tunnel Junction)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为 STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将 pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制作方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制作一个小型MTJ元件可能会增加MTJ电阻的波动，使得 pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。

发明内容

在现在的MRAM制造工艺中，为了实现MRAM电路缩微化的要求，通常在表面抛光的CMOS通孔(Vx(x≥1))上直接制作MTJ单元，即：所谓的on-axis 结构。在采用铜制程的CMOS电路中，所有通孔(VIA)和连线(M，Metal) 所采用的材料都是金属铜Cu。然而，由于MTJ结构单元的尺寸要比Vx(x≥1) 顶部开口尺寸小，在刻蚀磁性隧道结及其底电极的时候，为了使MTJ单元之间完全隔断，必须进行过刻蚀，在过刻蚀中，没有被磁性隧道结及其底电极覆盖的铜VIAx(x≥1)的区域将会被部分刻蚀，同时也会损伤其扩散阻挡层(Ta/TaN)，这样将会形成铜Vx(x≥1)到其外面的低介电常数(low-k)电介质的扩散通道， Cu原子将会扩散到低介电常数(low-k)电介质中，这势必会对磁性随机存储器的电学性能，比如：时间相关介质击穿(TDDB，Time Dependent Dielectric Breakdown)和电子迁移率(EM，ElectronMobility)等，造成损伤。

另外，在对磁性隧道结及其底电极过刻蚀过程中，由于离子轰击(IonBombardment)，将会把铜原子及其形成化合物溅射到磁性隧道结的侧壁和被刻蚀的低介电常数(low-k)材料的表面，从而对整个MRAM器件造成污染。