[发明专利]二进制至格雷转换电路、相关的FIFO存储器、集成电路和方法

权利要求书

1.一种二进制至格雷转换电路，包括：

输入，被配置为接收第一二进制信号；

寄存器，被配置为存储第二二进制信号；

预测电路，被配置为接收第二二进制信号，并且提供一组二进制候选值，其中每个二进制候选值的相应的格雷等效与所述第二二进制信号的格雷等效具有1的汉明距离；

仲裁器，被配置为根据所述第一二进制信号和所述第二二进制信号，选择所述二进制候选值中的一个二进制候选值，其中所选择的所述二进制候选值被提供给所述寄存器；和

编码器块，被配置为接收所选择的所述二进制候选值，并且输出所选择的所述二进制候选值的格雷编码等效。

2.根据权利要求1所述的电路，其中所述第一二进制信号、所述第二二进制信号和所选择的所述二进制候选值的所述格雷编码等效各自具有给定数目k的位，并且所述预测电路被配置为提供给定数目k的二进制候选值。

3.根据权利要求2所述的电路，其中所述预测电路包括k个子电路，每个子电路被配置为在输出处提供第i个二进制候选值，其中i＝1...k。

4.根据权利要求3所述的电路，其中所述预测电路包括第一电路，所述第一电路被配置为接收所述第二二进制信号，并且通过计算项2^k-1与所述第二二进制信号的值之间的差来提供第一信号。

5.根据权利要求4所述的电路，其中所述子电路各自包括：

输入，被配置为接收第二二进制信号；

第二电路，被配置为通过选择所述第二二进制信号的k-i个最高有效位来生成第二信号；

第三电路，被配置为通过选择所述第一信号的i个最低有效位来生成第三信号；和

第四电路，被配置为通过组合所述第二信号和所述第三信号来生成相应的二进制候选值。

6.根据权利要求3所述的电路，其中所述预测电路包括第一电路，所述第一电路被配置为接收所述第二二进制信号，并且通过反转所述第二二进制信号的位来提供第一信号。

7.根据权利要求6所述的电路，其中所述子电路各自包括：

输入，被配置为接收所述第二二进制信号；

第二电路，被配置为通过选择所述第二二进制信号的k-i个最高有效位来生成第二信号；

第三电路，被配置为通过选择第一信号的i个最低有效位来生成第三信号；和

第四电路，被配置为通过组合所述第二信号和所述第三信号来生成相应的二进制候选值。

8.根据权利要求1所述的电路，其中所述仲裁器与预处理电路相关联，所述预处理电路被配置为选择所述一组二进制候选值的、在所述第二二进制信号的值与所述第一二进制信号的值之间的所述二进制候选值，所述第二二进制信号的值表示下限，并且所述第一二进制信号的值表示上限或者目标值。

9.根据权利要求8所述的电路，其中对于每个二进制候选值，所述预处理电路包括相应的超范围电路，每个超范围电路被配置为生成相应的屏蔽信号，所述相应的屏蔽信号指示相应的二进制候选值是否在所述上限与所述下限之间。

10.根据权利要求9所述的电路，其中所述仲裁器被配置为忽略具有相应的屏蔽信号的二进制候选值，所述相应的屏蔽信号指示所述相应的二进制候选值不在所述下限与所述上限之间。

11.根据权利要求9所述的电路，其中所述仲裁器被配置为忽略具有距所述第二二进制信号的距离大于给定的最大距离的二进制候选值。

12.根据权利要求1所述的电路，其中所述仲裁器被配置为选择具有最大值的二进制候选值。

13.根据权利要求1所述的电路，其中所述仲裁器利用组合逻辑电路实现。