[发明专利]基于雪崩光电二极管的光检测传感器及其制备方法

说明书

本发明公开了一种基于雪崩光电二极管的光检测传感器及其制备方法，其中所述光检测传感器包括：衬底基板、位于所述衬底基板上的雪崩光电二极管APD；其中，所述雪崩光电二极管包括水平的N+型区、P型区、I型区、P+型区。应用本发明可以减薄光检测传感器的整体厚度，且制造工艺简单，可以避免因叠层工艺引起的高概率产品不良。

技术领域

本发明涉及光检测技术领域，特别是指一种基于雪崩光电二极管的光检测传感器及其制备方法。

背景技术

传统采用阵列基本工艺制成的光检测传感器一般采用非晶硅材料制作PIN光电二极管，将PIN二极管集成在TFT阵列基板上，来实现光敏功能。由于使用PIN器件需采用非晶硅材料制作大面积的三叠层P-I-N结构，其中I层厚度较大，约为1微米，该厚度使其图案化工艺的干刻成为瓶颈工艺，干刻时间长，工艺复杂，极易引起过刻或者残留，导致产品特性恶化。

而APD(雪崩光电二极管)可实现单光子检测，相比于PIN具有更高的光敏感度；因此，现有技术中一种采用APD(雪崩光电二极管)的阵列基板，利用APD的更高光敏感度的单光子检测，可以获得更高的检测灵敏度。

现有技术的基于APD(雪崩光电二极管)阵列的光检测传感器是在控制电路的基底上形成雪崩光电二极管，其中的雪崩光电二极管的结构常常采用容易产生雪崩倍增效应的Read二极管结构，即N+-P-I-P+型结构，其中P+一面接收光。工作时加较大的反向偏压，使得APD达到雪崩倍增状态；对于常用的四个分区的N+-P-I-P+型结构的APD，其结构则为四叠层，包括依次层叠的N+型区、P型区、I型区、P+型区，如图1所示。

然而，本发明的发明人发现，现有的不论是基于APD还是PIN阵列的光检测传感器基板，光敏器件的叠层分区结构不但增加了光检测传感器的整体厚度，而且叠层工艺复杂，容易引起高概率产品不良。

发明内容

本发明提出了一种基于雪崩光电二极管的光检测传感器及其制备方法，减薄光检测传感器的整体厚度，且制造工艺简单，可以避免因叠层工艺引起的高概率产品不良。

基于上述目的，本发明提供一种基于雪崩光电二极管的光检测传感器，包括：衬底基板、位于所述衬底基板上的雪崩光电二极管APD；其中，

所述雪崩光电二极管包括水平的N+型区、P型区、I型区、P+型区。

进一步，所述光检测传感器还包括：

所述雪崩光电二极管的控制电路；

位于所述衬底基板和所述控制电路的MOS器件之间的遮光层；

垫于所述遮光层和MOS器件之间，以及垫于所述衬底基板和雪崩光电二极管之间的缓冲层。

较佳地，所述P+型区的高度大于所述雪崩光电二极管的其它分区的高度。

进一步，所述光检测传感器还包括：

覆盖所述APD和MOS器件的源极、漏极和半导体沟道的GI层；

覆盖于所述GI层和MOS器件的栅极上的绝缘层；

穿过所述绝缘层和GI层的所述MOS器件的源极、漏极的电极连接线，以及所述APD的P+型区、N+型区的电极连接线；

其中，所述APD的P+型区的电极连接线的横截面小于所述APD的P+型区的横截面，为所述APD的P+型区留有接受光照的区域。

本发明还提供一种基于雪崩光电二极管的光检测传感器的制备方法，包括：

在衬底基板上形成雪崩光电二极管APD的多晶硅区域；