[发明专利]应用于闪存控制器的编码器自我测试电路及相关的方法

权利要求书

1.一种应用于闪存控制器的编码器自我测试电路，其特征在于，包括有：一控制电路；以及

一编码器；

其中在不对任何闪存进行存取的情形下，所述控制电路产生一输入数据至所述编码器，所述编码器对所述输入数据进行编码以产生一校验码至所述控制电路，以供判断所述编码器的功能是否正常；

其中所述编码器自我测试电路的操作过程中不涉及任何的解码操作。

2.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路在接收到来自所述闪存控制器外部的一自我测试致能信号之后才会启动以产生所述输入数据至所述编码器。

3.如权利要求2所述的编码器自我测试电路，其特征在于，所述自我测试致能信号是由所述闪存控制器的一接点或是一接脚所输入。

4.如权利要求3所述的编码器自我测试电路，其特征在于，所述自我测试致能信号在一晶圆级测试中的芯片针测阶段输入，或是在一封装后测试中的最后测试阶段输入。

5.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路判断所述校验码或是对所述校验码进行压缩所产生的一种子数据是否与一默认数据相符合，以判断所述编码器的功能是否正常。

6.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路通过所述闪存控制器的一接点或是一接脚将所述校验码或是对所述校验码进行压缩所产生的一种子数据传送出至另一装置，以供所述另一装置判断是否与一默认数据相符合，以判断所述编码器的功能是否正常。

7.如权利要求1所述的编码器自我测试电路，其特征在于，所述控制电路与所述编码器进行多次循环操作，其中每一次循环操作包括了以下步骤：

(a)所述控制电路产生第K笔输入数据至所述编码器，其中K为一任意正整数；以及

(b)所述编码器对所述第K笔输入数据进行编码以产生第K笔校验码至所述控制电路以供产生第(K+1)笔输入数据；

其中所述编码器所产生的第N笔校验码被用来判断所述编码器的功能是否正常，其中N为一默认值。

8.如权利要求7所述的编码器自我测试电路，其特征在于，所述控制电路包括有：

一随机数据产生电路，用以产生所述第(K+1)笔输入数据至所述编码器；以及

一种子数据产生电路，耦接于所述随机数据产生电路，用以根据第(K+1)笔校验码以产生一种子数据至所述随机数据产生电路，以供所述随机数据产生电路产生第(K+2)笔输入数据。

9.如权利要求8所述的编码器自我测试电路，其特征在于，所述种子数据产生电路对所述第K笔校验码进行一循环冗余校验操作以产生所述种子数据。

10.如权利要求8所述的编码器自我测试电路，其特征在于，所述控制电路还包括有：

一多任务器，用以选择性地将一默认输入数据或是所述随机数据产生电路所产生的所述第(K+1)笔输入数据传送至所述编码器，其中所述默认输入数据作为所述控制电路所产生至所述编码器的第一笔数据。

11.一种应用于闪存控制器的编码器自我测试方法，其特征在于，包括有：在不对任何闪存进行存取的情形下：

产生一输入数据至一编码器；

使用所述编码器对所述输入数据进行编码以产生一校验码；以及

根据所述校验码以判断所述编码器的功能是否正常；

其中所述编码器自我测试方法不涉及任何的解码操作。

12.如权利要求11所述的编码器自我测试方法，其特征在于，产生所述输入数据至所述编码器的步骤包括有：

在接收到来自所述闪存控至器外部的一自我测试致能信号之后才会启动一控制电路以产生所述输入数据至所述编码器。