[发明专利]一种双埋层MOS栅控晶闸管及制备方法

说明书

本发明提供一种双埋层MOS栅控晶闸管及制备方法，所述双埋层MOS栅控晶闸管包括：衬底和漂移区；从下至上依次在漂移区中设置有双N埋层、表面结构；设置在表面结构上端面的阴极和栅极、以及衬底下端面的阳极。本发明能够提升器件开启速度、抑制基区电阻控制晶闸管(BRT)和发射极开关晶闸管(EST)开启过程中的snapback现象，解决多元胞开启不一致问题，缓解电流分布不均匀，提高器件开启可靠性。

技术领域

本发明涉及功率半导体技术领域，尤其涉及一种双埋层MOS栅控晶闸管及制备方法。

背景技术

与绝缘栅双极性晶体管(IGBT，Insulated Gate Bipolar Transistor)相比，MOS栅控晶闸管(MOS栅控晶闸管：MOS-gated thyristor)具有导通电阻低、电流密度高、开启速度快等优势，在诸如脉冲功率等领域具有广阔的应用前景。MOS栅控晶闸管主要包括四层N-P-N-P材料构成的晶闸管结构，通过NMOS(金属氧化物半导体场效应晶体管：MOSFET，MetalOxide Semiconductor Field Effect Transistor，N沟道场效应晶体管：NMOS)注入电子电流开启晶闸管内部正反馈使器件导通，PMOS(P沟道场效应晶体管：PMOS)抽取反馈电流中断正反馈使器件关断。当前MOS栅控晶闸管主要包括MOS控制晶闸管(MCT，MOS ControlledThyristor)、基区电阻控制晶闸管(BRT，Base Resistance Controlled Thyristor)和发射极开关晶闸管(EST，Emitter Switched Thyristor)等器件。

与MCT相比，BRT和EST具有工艺和IGBT相兼容的优势，但在开启过程中工作状态从IGBT模式转换到晶闸管模式，发生强烈的电导调制，会使器件导通电阻出现骤降，输出曲线出现snapback现象，在多元胞器件中会造成开启不一致的问题，制约器件性能，影响器件工作可靠性。

例如，如图1所示，普通基区电阻控制晶闸管(BRT)主要部分是N-P-N-P四层材料构成的晶闸管(图1中1、2、4、5、6)，还包括两个表面MOSFET：NMOS(图1中1、2、4)和PMOS(图1中2、4、3)，以及寄生PNP晶体管(图1中3、4、5、6)。另外，BRT还包含三个电极：阳极A(10)、阴极K(7)和栅极G(8)。

因此，当栅极8施加正向偏压时，NMOS导通、PMOS关断，NMOS电流触发晶闸管结构，开启内部正反馈，使器件导通；栅极8施加负向偏压时，NMOS关断、PMOS导通，PMOS抽取P基区空穴电流，中断晶闸管内部正反馈，使器件关断。由于器件存在寄生PNP晶体管(图1右侧3、4、5、6)，BRT在小电流时工作在IGBT模式，输出特性存在snap-back现象(如图2所示)；此外，由于PMOS关断能力弱，致使BRT关断速度较慢，关断功耗较大。

发明内容

本发明提供的双埋层MOS栅控晶闸管及制备方法，能够提升器件开启速度、抑制基区电阻控制晶闸管(BRT)和发射极开关晶闸管(EST)开启过程中的snapback现象，解决多元胞开启不一致问题，缓解电流分布不均匀，提高器件开启可靠性。

第一方面，本发明提供一种双埋层MOS栅控晶闸管，包括：

衬底和漂移区；

从下至上依次在漂移区中设置有双N埋层、表面结构；

设置在表面结构上端面的阴极和栅极、以及衬底下端面的阳极。

可选地，所述双N埋层包括：

设置在漂移区左侧的第一表面结构下端的第一N埋层，以使其在晶闸管内形成电子势阱；

设置在漂移区右侧的第二表面结构下端的第二N埋层，以使其在寄生三极管区内形成空穴势垒。

可选地，所述第一N埋层与第二N埋层相对设置。