[发明专利]三维存储器及形成三维存储器的方法

说明书

本发明提供一种形成三维存储器的方法，所述方法包括：提供第一半导体结构，所述第一半导体结构上具有衬底、位于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔，所述沟道孔中具有垂直沟道结构；形成穿过所述堆叠结构的绝缘孔，以及掺杂所述绝缘孔底部的衬底形成阵列共源极；在所述绝缘孔中形成绝缘部，所述绝缘部与接触的衬底电绝缘；从所述第一半导体结构的无源侧形成电连接至所述阵列共源极的导电接触。

技术领域

本发明涉及三维存储器领域，尤其涉及一种三维存储器及形成三维存储器的方法。

背景技术

为了克服二维存储器件的限制，业界已经研发并大规模量生产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括具有垂直沟道结构的核心(core)区以及具有阶梯结构的阶梯区，多个存储阵列之间通过栅线隙(Gate Line Slit，GLS)隔开，栅线隙沿Y轴方向延伸。

由于栅线隙沿Y轴方向延伸，占用了较大的半导体结构表面的空间，意味着能够用于形成存储阵列的空间变小，将会降低存储空间的电荷存储密度。并且栅线隙沿Y轴方向延伸，使得半导体结构在X轴方向(垂直于栅线隙的方向)和Y轴方向不均衡，导致半导体结构发生翘曲。此外，由于栅线隙占用了较大的半导体结构表面的空间，形成与栅线隙中的源极导线的面积也会相应增加，使得存储阵列中栅极与源极导线的短接泄露风险增加。

发明内容

本发明要解决的技术问题是提供一种三维存储器及形成三维存储器的方法，以提高存储空间的电荷存储密度，避免半导体结构发生翘曲，降低栅极与源极导线的短接泄露风险。

为解决上述技术问题，本发明的一方面提供了一种形成三维存储器的方法，所述方法包括：提供第一半导体结构，所述第一半导体结构上具有衬底、位于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔，所述沟道孔中具有垂直沟道结构；形成穿过所述堆叠结构的绝缘孔，以及掺杂所述绝缘孔底部的衬底形成阵列共源极；在所述绝缘孔中形成绝缘部，所述绝缘部与接触的衬底电绝缘；从所述第一半导体结构的无源侧形成电连接至所述阵列共源极的导电接触。

在本发明的一实施例中，在所述绝缘孔中形成绝缘部的步骤包括：对所述绝缘孔抽真空形成空气隙，并用绝缘材料密封所述空气隙的顶端。

在本发明的一实施例中，在所述绝缘孔中形成绝缘部的步骤包括：用绝缘材料填充所述绝缘孔。

在本发明的一实施例中，所述堆叠结构中的绝缘孔与周围的沟道孔排列成重复单元。

在本发明的一实施例中，所述重复单元为正N边形结构，其中N为不小于3的自然数。

在本发明的一实施例中，从所述衬底的无源侧形成穿过所述阵列共源极的导电接触的步骤包括：对所述衬底进行打薄处理，形成与导电接触电连接的外围电路。

在本发明的一实施例中，所述外围电路形成在所述第一半导体结构的无源侧上。

在本发明的一实施例中，所述外围电路形成于第二半导体结构上，所述第二半导体结构与所述第一半导体结构键合。

本发明的另一方面提供了一种三维存储器，所述三维存储器包括：第一半导体结构，所述第一半导体结构上具有衬底、位于衬底上的堆叠结构以及穿过所述堆叠结构的沟道孔，所述沟道孔中具有垂直沟道结构；穿过所述堆叠结构的绝缘孔，所述绝缘孔底部的衬底具有阵列共源极；形成于所述绝缘孔中的绝缘部，所述绝缘部与接触的衬底电绝缘；电连接所述阵列共源极与外围电路的导电接触，所述外围电路位于所述第一半导体结构的无源侧。

在本发明的一实施例中，所述绝缘部为空气隙。

在本发明的一实施例中，所述绝缘部为填充于所述绝缘孔中的绝缘材料。