[发明专利]三维存储器及其制作方法

说明书

本发明涉及半导体设计及制造领域，特别是涉及一种三维存储器及其制作方法，三维存储器包括半导体结构和堆叠结构，其中半导体结构具有外围电路；堆叠结构位于外围电路上，堆叠结构包括核心区及字线连接区，核心区具有沟道孔，沟道孔中形成有存储器膜及沟道层，字线连接区具有贯穿字线连接区的接触孔，接触孔中形成有绝缘侧壁及导电支撑柱，导电支撑柱连接外围电路。本发明可有效利用字线连接区的面积，减小外围电路引出所需占用的周边区的面积，提高了三维存储器的集成度及性能，同时，本发明可避免接触孔底部填入多晶硅而造成器件的短路或漏电，提高三维存储器的电学稳定性及良率。

技术领域

本发明属于半导体设计及制造领域，特别是涉及一种三维存储器及其制作方法。

背景技术

随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器结构应运而生，三维存储器结构可以使得存储器装置中的每一存储器裸片具有更多数目的存储器单元。

在非易失性存储器中，例如NAND存储器，增加存储器密度的一种方式是通过使用垂直存储器阵列，即3D NAND存储器，而CTF(Charge Trap Flash，电荷捕获闪存)型3D NAND存储器是目前较为前沿、且极具发展潜力的存储器技术。

在CTF型3D NAND存储器中，具有由介质层和栅极层交替堆叠形成的堆叠结构，所述堆叠结构包括核心区及字线连接区。所述核心区，用于信息的存储；所述字线连接区，位于所述堆叠结构的端部，用于向所述核心区传输控制信息，以实现信息在所述核心区的读写。其中，所述台阶区具有贯穿所述堆叠结构的支撑柱，用于对所述堆叠结构进行支撑，避免所述堆叠结构出现坍塌。

但是，现有支撑柱底部通常会被填入导电的半导体材料，容易导致存储器的漏电，同时，支撑柱需要额外占用存储器的空间，导致存储器的体积变大。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种三维存储器及其制作方法，用于解决现有技术中支撑柱底部通常会被填入导电的半导体材料，容易导致存储器的漏电，同时，支撑柱需要额外占用存储器的空间，导致存储器的体积变大的问题。

为实现上述目的及其他相关目的，本发明提供一种三维存储器，包括：半导体结构，所述半导体结构包括外围电路；堆叠结构，位于所述外围电路上，所述堆叠结构包括核心区及字线连接区，所述核心区具有沟道孔，所述沟道孔中形成有存储器膜及沟道层，所述字线连接区具有贯穿所述字线连接区的接触孔，所述接触孔中形成有绝缘侧壁及导电支撑柱，所述导电支撑柱连接所述外围电路。

可选地，所述堆叠结构包括交替层叠的栅极层及介质层，所述绝缘侧壁隔离所述导电支撑柱与所述栅极层。

可选地，所述字线连接区包括阶梯结构，所述阶梯结构上覆盖有绝缘层，所述绝缘层中具有字线通孔，所述字线通孔中填充有字线导电层，所述字线导电层与所述阶梯结构中的所述栅极层连接。

可选地，所述接触孔中的所述绝缘侧壁包括二氧化硅层，所述接触孔中的所述导电支撑柱包括钨。

可选地，所述存储器膜包括阻挡层、电荷捕获层及隧穿层，其中，所述阻挡层位于所述沟道孔的侧壁表面，所述电荷捕获层位于所述阻挡层的表面，所述隧穿层位于所述电荷捕获层的表面，所述沟道层位于所述隧穿层的表面。

可选地，所述外围电路及所述核心区之间形成有共源极线层，所述共源极线层与所述外围电路连接。

可选地，所述共源极线层包括金属层及位于所述金属层上的掺杂半导体层，所述掺杂半导体层与所述金属层形成欧姆接触。

可选地，所述沟道孔的底部形成有掺杂多晶硅层，所述沟道层与所述掺杂多晶硅层连接，所述掺杂多晶硅层与所述共源极线层连接。