[发明专利]一种自适应串行时钟序列检测装置及方法

说明书

本发明提供了一种自适应串行时钟序列检测装置及检测方法，装置包括时钟序列，时钟序列连接COM字符检测模块，COM字符检测模块连接PCIe时钟序列检测单元，PCIe时钟序列检测单元连接RapidIO时钟序列检测单元，RapidIO时钟序列检测单元输出检测结果。本发明能够实现串行检测RapidIO和PCIe两种协议时钟补偿序列，根据不同的时钟补偿序列自行选择检测模块串且同时关闭非当前协议检测模块，阻断非当前协议检测模块输入，避免数据流中出现另一协议时钟补偿序列的小概率事件造成的影响；本发明在检测出时钟补偿序列的同时，给出对应协议的指示，方便与之接口的模块向自适应硬件方向修改。

技术领域

本发明属于时钟序列检测技术领域，尤其是涉及一种自适应串行时钟序列检测装置及方法。

背景技术

RapidIO技术主要面向高性能嵌入式系统的互联通信，比以太网的传输效率更高。而且由于RapidIO路由、交换、容错纠错、使用方便性上有较完善的考虑，可以实现基于硬件的高性能可靠数据传输。

PCI Express(PCIe)是一种能够应用于移动设备、台式电脑、工作站、服务器、嵌入式计算和通信平台等所有周边I/O设备互联的总线。

二者均可以使用串行链路进行高速传输。两种协议物理层具有极高相似度，可抽象为由串行解串PMA(physical media attachment物理介质附件层)层和PCS(physicalcoding sub-layer物理编码子层)层构成的模型。如图1所示。

在接收侧PCS中为消除发送端与接收端时钟相位差，二协议均设计有弹性缓存模块。如图2。弹性缓存设计可分为：时钟补偿序列检测、指针控制、同步单元、阈值检测、存储器。如图3。弹性缓存通过指针控制来添加或删除某特定序列来达到时钟补偿的目的。RapidIO协议时钟补偿序列是按照8b/10b编码表中特定码字组合而成。码字组合序列为|K||R||R||R|。PCIe协议时钟补偿序列被成为SKIP序集，由一个COM字符和后面三个SKP字符组成。无论RapidIO的|K||R||R||R|组合，还是PCIe SKIP序集，都是按照8b/10b编码组合而成。如图4。

在当前时钟补偿序列检测设计、实现中，均采用对单一协议的匹配，串未考虑硬件对协议的兼容性情况。因此，当发生协议变换时，则需要时钟补偿序列检测重新设计。硬件结构无法重复使用，浪费设计时间与人力。

发明内容

有鉴于此，本发明旨在提出一种自适应串行时钟序列检测装置，以解决上述背景技术中提到的问题。

为达到上述目的，本发明的技术方案是这样实现的：

一种自适应串行时钟序列检测装置，包括时钟序列输入端，所述时钟序列输入端连接COM字符检测模块的输入端，所述COM检测模块的输出端连接PCIe时钟序列检测单元的输入端，所述PCIe时钟序列检测单元的输出端连接RapidIO时钟序列检测单元的输入端，所述RapidIO时钟序列检测单元的输出端输出检测结果；

所述PCIe时钟序列检测单元包括3个串联的SKP字符检测模块，所述SKP字符检测模块的输出端与所述COM字符检测模块的输出端一同连接到第一与门电路的输入端，所述第一与门电路的输出端输出PCIe时钟补偿序列指示信号，所述第一与门电路的输出端还连接第一逻辑电路，通过第一逻辑电路产生PCIe协议指示信号；所述第一逻辑电路还通过第三选通器连接所述RapidIO时钟序列检测单元；

所述RapidIO时钟序列检测单元包括3个串联的R字符检测模块，所述R字符检测模块的输出端与所述COM字符检测模块的输出端一同连接到第二与门电路的输入端，所述第二与门电路的输出端输出RapidIO时钟补偿序列指示信号，所述第二与门电路的输出端还连接第二逻辑电路，通过第二逻辑电路产生RapidIO协议指示信号；所述第二逻辑电路还通过第四选通器连接PCIe时钟序列检测单元。