[发明专利]非平面型场效应晶体管的形成方法

说明书

本发明涉及半导体加工工艺领域，提供了一种非平面型场效应晶体管的形成方法，包括以下步骤：提供半导体衬底以及半导体衬底上的多条鳍部，多条鳍部在横向方向上相互邻接地依次排列；形成侧墙结构，侧墙结构覆盖多条鳍部的横向侧壁；去除部分侧墙结构，保留多条鳍部整体沿横向方向最外侧的侧墙结构；之后，在多条鳍部上生长源漏外延结构。通过以上方式，设置在器件最外侧的侧墙结构能够有效隔离不同非平面场效应晶体管的源漏外延生长，在保证每个器件的源漏外延结构能够在其内部生长至足够体积的同时，避免了不同器件的源漏外延结构的桥连，从而降低了器件之间短接的可能。

技术领域

本发明涉及半导体加工工艺领域，更详细地说，本发明涉及一种非平面型场效应晶体管的形成方法。

背景技术

随着MOS器件的特征尺寸的不断缩小，短沟道效应中的器件亚阈值电流成为妨碍工艺进一步发展的主要因素，尽管沟道掺杂浓度可以在一定程度上抑制短沟道效应，然而高掺杂的沟道会增大库伦散射，使载流子迁移率下降，导致器件的速度降低，所以仅仅依靠缩小MOS器件的几何尺寸已经不能满足器件的电学性能，例如应变硅技术。

应变硅技术是通过外延生长在源漏区嵌入应变材料使沟道发生应变，从而提高载流子迁移率，最终提高器件的速度。例如NMOS的应变材料是SiC，PMOS的应变材料是SiGe。另外，随着源漏的结深的减小，源漏扩散区的厚度已经不能满足金属硅化物的最小厚度要求，需要利用抬高源漏技术来增加源漏扩散区的厚度。

在进行应变材料外延生长的过程中，同一器件内的部分源漏外延，为了获得更大的外延体积，是可以合并(merge)的。但是，由于不同器件之间的源漏外延生长是基本同步的，因此，不同器件的源漏外延也有可能发生合并，从而导致器件之间的桥连(bridge)短接问题。

发明内容

鉴于现有技术的上述问题，本发明提供了一种非平面场效应晶体管的形成方法，一方面容许同一器件内的源漏外延结构生长，获得更大的外延体积；另一方面，防止不同器件之间的源漏外延结构发生合并，解决器件之间的桥连短接问题。

该非平面场效应晶体管的形成方法包括以下步骤：提供半导体衬底以及半导体衬底上的多条鳍部，多条鳍部在横向方向上相互邻接地依次排列；形成侧墙结构，侧墙结构覆盖多条鳍部的横向侧壁；去除部分侧墙结构，保留多条鳍部整体沿横向方向最外侧的侧墙结构；之后，在多条鳍部上生长源漏外延结构。

通过以上方式，设置在器件最外侧的侧墙结构能够有效隔离不同非平面场效应晶体管的源漏外延生长，在保证每个器件的源漏外延结构能够在其内部生长至足够体积的同时，避免了不同器件的源漏外延结构的桥连，从而降低了器件之间短接的可能。

在本发明的一个较优技术方案中，形成侧墙结构，侧墙结构覆盖多条鳍部的横向侧壁的步骤之后，还包括在多条鳍部上形成凹槽；在凹槽内，采用第一源漏外延工艺，获得第一源漏外延结构。

在本发明的一个较优技术方案中，在多条所述鳍部上生长源漏外延结构的步骤中，在第一源漏外延结构表面，采用第二源漏外延工艺，获得第二源漏外延结构。

在本发明的一个较优技术方案中，第一源漏外延工艺、第二源漏外延工艺均为原位掺杂的外延工艺，且第二源漏外延工艺的掺杂浓度高于第一源漏外延工艺。

在本发明的一个较优技术方案中，原位掺杂的外延工艺为硼或磷掺杂的锗硅外延生长工艺。

在本发明的一个较优技术方案中，在凹槽内，采用第一源漏外延工艺，获得第一源漏外延结构的步骤中，第一源漏外延结构的顶部高于侧墙结构。

在本发明的一个较优技术方案中，形成方法还包括平坦化第一源漏外延结构，直至第一源漏外延结构与侧墙结构的顶部齐平。通过将第一源漏外延结构的顶部保持与侧墙结构顶部平齐，可以保障在第二源漏外延结构的生长过程中，侧墙结构对源漏外延结构的横向生长具有较大程度的抑制作用。