[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括衬底、位于所述衬底上的缓冲停止层以及分立于所述缓冲停止层上的伪鳍部；在所述伪鳍部露出的缓冲停止层上，形成隔离结构，且隔离结构覆盖伪鳍部的侧壁；对隔离结构进行退火处理；退火处理后，去除伪鳍部，在隔离结构中形成凹槽；在凹槽中形成鳍部；回刻蚀部分厚度的隔离结构，形成隔离层，隔离层覆盖鳍部的部分侧壁。本发明实施例在隔离结构覆盖伪鳍部时进行退火处理，然后去除伪鳍部形成鳍部，避免鳍部表面被氧化，且因为伪鳍部形成在缓冲停止层上，使得后续去除伪鳍部时，凹槽底部位于缓冲停止层上。本发明实施例使得鳍部具有良好的均一性，进而优化半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底上的缓冲停止层以及分立于所述缓冲停止层上的伪鳍部；在所述伪鳍部露出的所述缓冲停止层上，形成隔离结构，且所述隔离结构覆盖所述伪鳍部的侧壁；对所述隔离结构进行退火处理；所述退火处理后，去除所述伪鳍部，形成由所述隔离结构和缓冲停止层围成的凹槽；在所述凹槽中形成鳍部；回刻蚀部分厚度的所述隔离结构，形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁。

可选的，所述缓冲停止层的材料包括SiGe和SiC中的一种或两种。

可选的，所述缓冲停止层的厚度是10纳米至45纳米。

可选的，采用选择性外延生长工艺或者化学气相沉积工艺形成所述缓冲停止层。

可选的，当所述半导体结构用于形成PMOS时，所述缓冲停止层的材料为SiGe，所述鳍部的材料为SiGe，且所述缓冲停止层中Ge摩尔体积的浓度低于所述鳍部中Ge摩尔体积的浓度；或者，当所述半导体结构用于形成NMOS时，所述缓冲停止层的材料为SiGe，所述鳍部的材料为Si。

可选的，形成所述隔离结构的步骤包括：形成覆盖所述伪鳍部的隔离材料结构；采用平坦化工艺去除高于所述伪鳍部的所述隔离材料结构，形成所述隔离结构。

可选的，采用流动性化学气相沉积工艺形成所述隔离材料结构。

可选的，采用湿法刻蚀工艺去除所述伪鳍部。

可选的，采用四甲基氢氧化铵溶液去除所述伪鳍部。

可选的，所述伪鳍部的高度为40纳米至80纳米。

可选的，所述伪鳍部的材料包括Si、GaAs和InAs中的一种或多种。