[发明专利]一种VCSEL阵列结构及其制备方法有效
申请号: | 201910156085.5 | 申请日: | 2019-03-01 |
公开(公告)号: | CN109713566B | 公开(公告)日: | 2023-06-02 |
发明(设计)人: | 彭钰仁;贾钊;赵炆兼;郭冠军;曹广亮;赵丽 | 申请(专利权)人: | 厦门乾照半导体科技有限公司 |
主分类号: | H01S5/183 | 分类号: | H01S5/183;H01S5/343 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 361001 福建省厦门市*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 vcsel 阵列 结构 及其 制备 方法 | ||
1.一种VCSEL阵列结构,其特征在于,包括依次层叠设置的衬底、第一DBR层、有源层、氧化层、蚀刻截止层、第二DBR层、欧姆接触层和电极,还包括至少一个沟槽,所述沟槽自所述电极延伸至所述第二DBR层,至少一个的所述沟槽隔离出两个以上的裸露单元,每个所述裸露单元包括依次层叠设置的所述第二DBR层、欧姆接触层和电极,还包括至少一个与所述沟槽连通的氧化孔,所述氧化孔自所述沟槽延伸至所述蚀刻截止层以暴露出所述氧化层;
其中,所述蚀刻截止层的组成元素包括In和P。
2.根据权利要求1所述的VCSEL阵列结构,所述蚀刻截止层的蚀刻条件与所述第二DBR层、欧姆接触层和电极的蚀刻条件不相同。
3.根据权利要求1所述的VCSEL阵列结构,其特征在于,所述蚀刻截止层中In的含量范围为40%-60%。
4.根据权利要求1或2所述的VCSEL阵列结构,其特征在于,所述蚀刻截止层的折射率范围为1.92-1.98,所述蚀刻截止层的厚度的计算公式为D=λ/4n,其中D为所述蚀刻截止层的厚度,λ为VCSEL阵列结构的波长,n为所述蚀刻截止层的折射率。
5.根据权利要求1所述的VCSEL阵列结构,其特征在于,所述氧化孔的数量与所述沟槽的数量相同,所述氧化孔的位置与所述沟槽的位置一一对应。
6.根据权利要求1所述的VCSEL阵列结构,其特征在于,所述氧化孔平行于所述氧化层方向的尺寸与所述沟槽平行于所述氧化层方向的尺寸相同。
7.根据权利要求1所述的VCSEL阵列结构,其特征在于,所述有源层包括量子阱,所述量子阱的对数小于等于3。
8.根据权利要求1所述的VCSEL阵列结构,其特征在于,所述沟槽的数量为两个以上,两个以上的沟槽间隔且均匀分布。
9.一种VCSEL阵列结构的制备方法,其特征在于,包括:
提供衬底;
在所述衬底上依次生长第一DBR层、有源层、氧化层、蚀刻截止层、第二DBR层、欧姆接触层和电极;
蚀刻所述电极、所述欧姆接触层和所述第二DBR层形成至少一个自所述电极延伸至所述第二DBR层的沟槽,至少一个的所述沟槽隔离出两个以上的裸露单元,每个所述裸露单元包括依次层叠设置的所述第二DBR层、欧姆接触层和电极;
自所述沟槽底部向所述蚀刻截止层蚀刻形成氧化孔,所述氧化孔自所述沟槽延伸至所述蚀刻截止层以暴露出所述氧化层;
其中,所述蚀刻截止层的组成元素包括In和P。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门乾照半导体科技有限公司,未经厦门乾照半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910156085.5/1.html,转载请声明来源钻瓜专利网。