[发明专利]半导体封装结构

说明书

本发明提供一种半导体封装结构包括导线架、第一芯片、第二芯片以及封装胶体。导线架包括第一引脚与相对于第一引脚的第二引脚。第一引脚的长度大于第二引脚的长度。第一引脚具有第一表面与相对于第一表面的第二表面。第一引脚与第二引脚之间设有位于第一表面的对侧的容置空间。第一芯片连接第一引脚的第一表面。第二芯片的主动表面连接第一引脚的第二表面。第二表面与第二芯片位于容置空间内，第一芯片与第二芯片电性连接导线架。第二芯片的主动表面的至少部分落在第一引脚与第二引脚之间的间隔的正下方。封装胶体包覆导线架、第一芯片及第二芯片。

技术领域

本发明涉及一种封装结构，尤其涉及一种半导体封装结构。

背景技术

近年来，半导体封装技术的研究中已经开始关注于发展具有小体积、重量轻、高密度以及低制造成本的产品。进一步来说，为了提升半导体封装的密度，常利用芯片堆叠的方式将多个芯片配置于导线架(lead frame)的承载座的同一表面上，然而，上述芯片堆叠方式会增加半导体封装的厚度(厚度例如大于650微米)，进而无法有效缩减半导体封装的体积。因此，如何在提升半导体封装密度的同时又有效的减小半导体封装的厚度，便成为当前亟待解决的问题之一。

发明内容

本发明提供一种半导体封装结构，能提升半导体封装密度且有效的减小半导体封装的厚度。

本发明的半导体封装结构包括导线架、第一芯片、第二芯片以及封装胶体。导线架包括第一引脚与相对于第一引脚的第二引脚。第一引脚的长度大于第二引脚的长度。第一引脚具有第一表面与相对于第一表面的第二表面。第一引脚与第二引脚之间设有容置空间。容置空间位于第一表面的对侧，且第二表面位于容置空间内。第一芯片连接第一引脚的第一表面，且电性连接导线架。第二芯片以其主动表面连接第一引脚的第二表面。第二芯片位于容置空间内，且电性连接导线架。第二芯片的主动表面的至少部分落在第一引脚与第二引脚之间的间隔的正下方。封装胶体包覆导线架、第一芯片及第二芯片。

在本发明的一实施例中，上述的第二芯片的主动表面具有落在第一引脚与第二引脚之间的间隔的正下方的第一部分及落在第一引脚的正下方的第二部分，且第二部分的面积大于第一部分的面积。

在本发明的一实施例中，上述的半导体封装结构还包括第一胶层与第二胶层。第一芯片的背表面通过第一胶层连接第一引脚的所述第一表面，且第二芯片的主动表面通过第二胶层连接第一引脚的第二表面。

在本发明的一实施例中，上述的第二芯片的厚度与第二胶层的厚度的总和等于容置空间的深度。

在本发明的一实施例中，上述的第一引脚具有连接第一表面与第二表面的侧表面，且侧表面位于间隔内，第一芯片的侧边与第一引脚的侧表面在平行于第一表面的方向上保持距离。

在本发明的一实施例中，上述的第二引脚具有第三表面，且第三表面与第一表面位于导线架的同一侧。

在本发明的一实施例中，上述的半导体封装结构还包括多条第一导线与多条第二导线。各第一导线位于第一表面与第三表面的上方，其中一第一导线自第一芯片的主动表面朝向第一表面延伸以连接第一引脚，另一第一导线自第一芯片的主动表面朝向第三表面延伸以连接第二引脚。一第二导线自第二芯片的主动表面延伸通过间隔并朝向第一表面延伸以连接第一引脚，且另一第二导线自述第二芯片的主动表面延伸通过述间隔并朝向第三表面延伸以连接第二引脚。

在本发明的一实施例中，上述的半导体封装结构还包括第一导线与多条第二导线。第一导线设置于第一表面与第三表面的上方，且第一导线自第一芯片的主动表面朝向第三表面延伸以连接第二引脚，其中一第二导线自第二芯片的主动表面延伸通过间隔并朝向第一芯片的主动表面延伸以连接第一芯片的主动表面，且另一所述第二导线自第二芯片的主动表面延伸通过间隔并朝向第三表面延伸以连接第二引脚。

在本发明的一实施例中，上述的第一芯片的尺寸小于或等于第二芯片的尺寸。