[发明专利]一种系统级封装芯片的结温预测方法

说明书

本发明公开了一种系统级封装芯片的结温预测方法，属于半导体测试技术领域。结温预测方法包括以下步骤：对系统级封装芯片的设计方案建立有限元分析模型；搭建热阻测试环境；对系统级封装芯片中的子芯片单独施加第一功耗，并在第一设定温度环境中仿真获知子芯片位置的温度，获得温升矩阵；根据温升矩阵获得第一设定温度环境的热阻矩阵，热阻矩阵包括子芯片的自身热阻和子芯片之间的耦合热阻；在实际工况环境温度中，根据第二功耗和热阻矩阵通过计算获得子芯片同时工作时的理论结温。

技术领域

本发明涉及半导体测试技术领域，特别涉及一种系统级封装芯片的结温预测方法。

背景技术

半导体行业正在朝着高集成度、小尺寸飞速发展，具有大规模、多芯片、三维立体封装等优势的的系统级封装(SiP，System in Package)受到越来越多的关注。

SiP系统级封装，是指在一个封装体中集成一个系统。通常，这个系统需要封装多个子芯片并能够独立完成特定的任务，如集成了中央处理器(CPU，Central ProcessingUnit)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、快闪存储器(Flash)等多个子芯片的SiP系统级封装，SiP以其尺寸小、时间快、成本低等显著优势迅速成长为主流封装技术，为了保证器件正常工作，每个子芯片都有最大允许结温，如何对每个子芯片进行准确的结温预测是至关重要的。

现有技术中采用的结温预测方法多采用平均热阻来进行，未考虑SiP系统级封装中每个子芯片的功率分配和变化，对于功率差异较大的SiP系统级封装中结温较大的子芯片，出现严重低估的情况，这无疑会带来严重的危害。

发明内容

本发明实施例提供了一种系统级封装芯片的结温预测方法，以解决现有技术中SiP系统级封装中对于功率差异较大的SiP系统级封装中结温较大的子芯片出现严重低估的问题。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

根据本发明实施例，提供了一种系统级封装芯片的结温预测方法，包

括以下步骤：

对所述系统级封装芯片的设计方案建立有限元分析模型；

搭建热阻测试环境；

对所述系统级封装芯片中的每个子芯片单独施加第一功耗，并在第一设定温度环境中仿真获知每个所述子芯片位置的温度，获得温升矩阵；

根据所述温升矩阵获得所述第一设定温度环境的热阻矩阵，所述热阻矩阵包括每个所述子芯片的自身热阻和每个所述子芯片之间的耦合热阻；

在实际工况环境温度中，根据所述热阻矩阵和第二功耗通过计算获得每个所述子芯片同时工作时的理论结温。

在一些可选实施例中，还包括：在获得每个所述子芯片同时工作时的理论结温后，验证所述理论结温的准确性。

在一些可选实施例中，所述验证理论结温的准确性包括通过模拟仿真获得实际仿真结温，并与所述理论结温对比，得到两种结果之间的偏差。

在一些可选实施例中，所述偏差采用(理论结温-实际仿真结温)/实际仿真结温来计算，当所述偏差在±3％及以内时，理论结温为准确。

在一些可选实施例中，所述理论结温的计算公式为[T_j1 T_j2 … T_jn]^T＝[R][Q₁ Q₂… Q_n]^T+T_a；