[发明专利]一种测试板及测试板的制作方法

说明书

本发明提供了一种测试板，包括有测试母板以及测试子板，其中，测试母板上印制有第一精度电路，测试子板上印制有第二精度电路，第一精度电路的精度低于第二精度电路的精度，且在测试母板上印制第一精度电路的工艺精度低于在测试子板上印制第二精度电路的工艺精度，测试母板与测试子板相连接，且第一精度电路与第二精度电路相连。与现有技术相比，本发明将测试电路区分为高精度电路以及低精度电路，对于高精度电路，使用工艺精度较高的加工工艺对其进行印制，然而对于低精度电路，可以使用工艺精度较低的加工工艺对其进行印制，从而降低测试板的整体加工成本。

技术领域

本发明涉及量产测试技术领域，更具体地，是一种测试板及测试板的制作方法。

背景技术

IC(Integrated Circuit，集成电路)产品的量产测试，是集成电路IC产品应用于市场前的一道必经程序。对集成电路IC产品的量产测试，需要使用高精度、高可靠性的测试板。具体的测试过程包括，首先采用PCB(Printed Circuit Board，印制电路板)工艺加工测试板，加工完成的测试板上印制有测试电路，然后使用测试板上的测试电路对集成电路IC产品的性能进行测试。

目前，在制作测试板的过程中，对测试电路整体使用高精度的加工工艺，将测试电路整体印制到测试板上，从而导致测试板整体的加工成本较高。

发明内容

有鉴于此，本发明实施例提供了一种测试板，用于解决现有测试板整体加工成本较高的技术问题。另外，本发明还提供一种测试板的制作方法，用以保证上述测试板在实际中的实现及应用。

为了实现上述发明目的，本发明提供以下技术方案：

第一方面，本发明提供了一种测试板，包括：

所述测试母板上印制有第一精度电路，所述测试子板上印制有第二精度电路；其中，第一精度电路的精度低于第二精度电路的精度，且在测试母板上印制第一精度电路的工艺精度低于在测试子板上印制第二精度电路的工艺精度；

所述测试母板与所述测试子板相连接，且所述第一精度电路与所述第二精度电路相连。

第二方面，本发明提供了一种测试板的制作方法，包括：

将测试电路区分为第一精度电路以及第二精度电路；其中，第一精度电路的精度低于第二精度电路的精度；

在测试母板上印制第一精度电路，以及在测试子板上印制第二精度电路；其中，在测试母板上印制第一精度电路的工艺精度低于在测试子板上印制第二精度电路的工艺精度；

将所述测试母板和所述测试子板相连接，使得所述第一精度电路和所述第二精度电路相连。

与现有技术相比，本发明包括以下优点：

本发明提供的一种测试板，包括有测试母板以及测试子板，其中，测试母板上印制有第一精度电路，测试子板上印制有第二精度电路，第一精度电路的精度低于第二精度电路的精度，且在测试母板上印制第一精度电路的工艺精度低于在测试子板上印制第二精度电路的工艺精度，测试母板与测试子板相连接，且第一精度电路与第二精度电路相连。可见，本发明将测试电路区分为高精度电路以及低精度电路，对于高精度电路，使用工艺精度较高的加工工艺对其进行印制，然而对于低精度电路，可以使用工艺精度较低的加工工艺对其进行印制，从而降低测试板的整体加工成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明提供的一种测试板的结构示意图；