[发明专利]图形化方法及其形成的半导体器件

说明书

一种图形化方法及其形成的半导体器件，包括：提供待刻蚀层，待刻蚀层包括若干分立的第一区和第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；在待刻蚀层上形成第一掩膜层；在第一区的第一掩膜层中形成若干沿第二方向分布的第一槽，第二方向与第一方向垂直，且相邻第一槽之间具有第一分割掺杂掩膜层，第一分割掺杂掩膜层内具有掺杂离子；在第一槽侧壁形成第一侧墙；在第二区的第一掩膜层中形成若干沿第二方向分布的第二槽，且相邻第二槽之间具有第二分割掺杂掩膜层，第二分割掺杂掩膜层内具有掺杂离子；在第二槽侧壁形成第二侧墙；之后，刻蚀去除第一区和第二区的第一掩膜层。所述图形化方法的应用范围广，可调节度高。

技术领域

本发明涉及半导体制造领域，尤其涉及一种图形化方法及其形成的半导体器件。

背景技术

在半导体器件制造的工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转印到衬底中；去除光刻胶。

随着半导体器件尺寸的不断缩小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。双重构图技术的基本思想是通过两次构图形成最终的目标图案，以克服单次构图不能达到的光刻极限。

然而，现有的图形化工艺的可靠性较差。

发明内容

本发明解决的问题是提供一种图形化方法及其形成的半导体器件，以提高图形化方法的可靠性。

为解决上述问题，本发明提供一种图形化方法，包括：提供待刻蚀层，所述待刻蚀层包括若干分立的第一区和若干分立的第二区，第一区和第二区沿第一方向相间排布，相邻的第一区和第二区邻接；在所述待刻蚀层的第一区和第二区上形成第一掩膜层；在第一区的第一掩膜层中形成若干沿第二方向分布的第一槽，第二方向与第一方向垂直，且相邻第一槽之间具有第一分割掺杂掩膜层，所述第一分割掺杂掩膜层内具有掺杂离子，且所述第一分割掺杂掩膜层沿第一方向贯穿第一区；在第一槽侧壁形成第一侧墙；在第二区的第一掩膜层中形成若干沿第二方向分布的第二槽，且相邻第二槽之间具有第二分割掺杂掩膜层，所述第二分割掺杂掩膜层内具有掺杂离子，且所述第二分割掺杂掩膜层沿第一方向贯穿第二区；在第二槽侧壁形成第二侧墙；形成第一侧墙、第二侧墙、第一分割掺杂掩膜层和第二分割掺杂掩膜层后，刻蚀去除第一区和第二区内的第一掩膜层。

可选的，所述掺杂离子包括：砷离子、硼离子、磷离子、镓离子、铟离子或铊离子。

可选的，所述第一掩膜层的材料包括：多晶硅、二氧化硅、氮化硅、氧化钛或者氮化钛。

可选的，所述第一侧墙的厚度为10nm～60nm。

可选的，所述第二侧墙的厚度为10nm～60nm。

可选的，所述第一区包括若干沿第二方向相间排布的第一子区和第二子区，第二方向与第一方向垂直，相邻的第一子区和第二子区邻接，所述第二区包括若干沿第二方向相间排布的第三子区和第四子区，相邻的第三子区和第四子区邻接；所述第一槽位于第一子区；所述第一分割掺杂掩膜层位于第二子区；所述第二槽位于第三子区；所述第二分割掺杂掩膜层位于第四子区。

可选的，所述第一槽、第二槽、第一分割掺杂掩膜层和第二分割掺杂掩膜层的形成方法包括：刻蚀去除第一子区的第一掩膜层，形成第一槽；刻蚀去除第三子区的第一掩膜层，形成第二槽；在第二子区的部分第一掩膜层中掺杂离子，形成第一分割掺杂掩膜层；在第四子区的部分第一掩膜层中掺杂离子，形成第二分割掺杂掩膜层。

可选的，形成第一侧墙后，形成第二槽。

可选的，形成第一分割掺杂掩膜层和第二分割掺杂掩膜层后，形成第一槽。

可选的，形成第二侧墙后，形成第一分割掺杂掩膜层和第二分割掺杂掩膜层。