[发明专利]基于时间数字采样的低压差稳压电路

说明书

本发明公开了基于时间数字采样的低压差稳压电路，该电路包括：时间数字转换单元、晶体管阵列和负载；本发明对模拟电压的采样原理进行改进，使用时间数字转换单元代替传统数字低压差稳压器的模拟电路部分，最大程度上避免了模拟电路对系统性能产生的影响。本发明采用时间数字转换单元代替传统数字低压差稳压器的模数转换器和桶形移位寄存器，能够有效减小系统中模拟电路所占比例，有助于减小电路所占面积，同时也可加快系统响应速度，降低功耗，提升稳压器性能。

技术领域

本发明涉及一种基于时间数字转换的低压差稳压电路，属于直流稳压电源技术领域。

背景技术

随着集成电路的发展，电子设备的各个方面的性能都希望可以达到最优，这对电源电路的集成化、小型化及电源管理性能都提出了越来越高的要求，如何获得准确且稳定的电压正逐渐成为电路设计者最关心的问题之一。低压差稳压器作为一种常用的电源管理模块，能够有效降低电压的波动，在输入电压或负载发生变化时，确保输出电压维持在恒定水平。与传统线性稳压器相比，低压差稳压器可以获得与输入电压相近的输出电压，且自身功耗较低，有利于提高电源效率。同时，低压差稳压器具有成本低，噪音低，静态电流小等突出优点，因而取得了广泛应用。

传统的线性稳压器多利用模拟电路实现，即模拟低压差稳压器。它具有效率高、电源抑制比高、电压纹波小和响应速度快等诸多优势。然而，在低电压环境工作时，模拟低压差稳压器会出现带宽和增益降低的现象。随着集成电路技术的发展，电源电压持续减小，模拟低压差稳压器的性能将不断减弱。另一方面，将模拟电路集成在数字单元中具有一定难度，这限制了模拟低压差稳压器在数字负载中的应用。基于上述原因，数字低压差稳压器应运而生。作为一种新的稳压器解决方案，数字低压差稳压器的控制部分由数字电路来实现，便于集成在数字单元中。

目前数字低压差稳压器工作的基本原理是：输入一个基准电压(Vref)作为稳压器调节的目标电压，令其与稳压器的输出电压(Vout)进行比较，从而得到一个比较结果。将该比较结果作为输入与数字低压差稳压器的控制部分相连。控制部分的主要结构是一个桶形移位寄存器，可通过基准电压和输出电压的比较结果不同来控制移位的方向。控制部分并行输出多位信号，每一位信号均与一个PMOS晶体管的栅极相连，可通过改变PMOS晶体管阵列输入的“0”、“1”的位数来控制开启的晶体管数量，进而控制输出电流和调整输出电压。当输出电压大于基准电压时，比较结果输出为“1”，从而控制移位寄存器进行移位以减少输出“0”的位数，使得处于开启状态的晶体管数量随之减小，进而输出电流和输出电压降低，输出电压重新回到正常水平；当输出电压小于基准电压时，比较结果输出为“0”，从而控制移位寄存器向另一方向进行移位以增加输出“0”的位数，使得处于开启状态的晶体管数量随之增大，进而输出电流和输出电压升高，输出电压重新回到正常水平。

尽管数字低压差稳压器的控制部分采用数字形式，但减法器和模数转换器仍需要使用模拟电路来实现，这意味着整个电路中的模拟部分依然占有很大比重，难以有效减小电路尺寸。而移位寄存器的使用限制了电路的速度，使得系统对环境突变难以做出迅速响应。本发明在对信号的处理中引入时间维度，通过时间数字转换实现信号的采样与处理，能够替代移位寄存器的使用。本发明能够克服现有技术的不足，进一步改善低压差稳压器的性能。

发明内容

本发明对模拟电压的采样原理进行改进，使用时间数字转换单元代替传统数字低压差稳压器的模拟电路部分，最大程度上避免了模拟电路对系统性能产生的影响。

上述的目的通过以下的技术方案实现：

基于时间数字采样的低压差稳压电路，该电路包括：时间数字转换单元、晶体管阵列和负载；

所述的时间数字转换单元包含电容C，所述的电容C一端与单刀双掷开关S2的不动端相连，另一端与单刀双掷开关S1的不动端相连；