[发明专利]一种感知处理器NBTI效应延时的检测电路及其方法

说明书

本发明属于高性能处理器可靠性领域，涉及一种感知处理器NBTI效应延时的检测电路，包括老化探测模块及老化测量模块，其特征在于，所述老化探测模块的输入端与处理器关键路径的输出端连接，所述老化探测模块的输出端通过多路复用器与老化测量模块的输入端连接，所述老化测量模块的输出端输出处理器关键路径的延时量；本发明通过老化探测模块将处理器关键路径输出的信号翻转信息转换为脉冲信号，通过老化测量模块对该脉冲信号进行处理计算，测量出关键路径的延时量，能够准确的反映出处理器具体的老化状态，为防护提供细粒度的信息。

技术领域

本发明涉及一种处理器检测电路及其方法，具体为一种感知处理器NBTI效应延时的检测电路及其方法，属于高性能处理器可靠性领域。

背景技术

根据国际半导体技术蓝图预测，随着工艺尺寸的不断缩小，负偏置温度不稳定性（NBTI）引起的电路老化，将逐渐成为影响芯片可靠性与降低芯片使用寿命的关键因素。由于NBTI效应，PMOS的阈值电压ΔV_TH可达+100 mV，从而导致数据路径整体时延的增加、导致错误的发生。对于航空航天、汽车电子等系统中微处理，其生命周期极为漫长（多为10年以上）、工作环境更为恶劣，长时间的高温，高压，高负荷的工作，会加速处理器的老化，也给处理器的生命周期带来了严峻的挑战。

微处理器电路设计工作中，在给定的环境条件和工作模式下，如何使电路中每条路径的NBTI退化量都能够被准确又快捷地计算出来，是一个十分关键的问题。所以，准确预测NBTI效应影响下的处理器组合逻辑延迟，对可靠性电路设计和电路关键路径选择分析意义重大。

2007年，斯坦福大学的S.Mitra小组将Sensor电路内嵌入一个标准触发器中，该传感器电路利用延迟单元对时钟信号进行延迟，形成检测窗口，来监测上一级组合逻辑中输出的时延，其创新之处在于Sensor电路自身的抗老化性，但是复杂度太高，且监测窗口的大小不易控制。其后，有部分工作对其进行了改进，例如，2011年，J.Semio于提出了一种在线自适应的老化传感器预测电路，并采用反馈电路对监测功能进行整合，显著提高了其性能。该类方法的主要缺陷在于：老化Sensor只能判断电路老化是否已经导致故障的发生，不能度量电路的实际老化程度，无法为电路抗老化维护提供必要信息；无法具体检测出关键路径中的时序的余量，难以对处理器的可靠性设计提供细粒度的指导，此外，老化Sensor的大量使用，会增加电路负载，増大电路功耗，降低电路性能。

发明内容

本发明的目的是针对现有NBTI效应造成的处理器电路老化失效，进而导致电路延时的问题，提供一种感知处理器NBTI效应延时的检测电路及其方法，通过老化探测模块、与非门NAND3将处理器关键路径输出的信号翻转信息转换为脉冲信号，通过老化测量模块对该脉冲信号进行处理计算，测量出关键路径的延时量，能够准确的反映出处理器具体的老化状态，为防护提供细粒度的信息。

为实现以上技术目的，本发明的技术方案是：一种感知处理器NBTI效应延时的检测电路，包括老化探测模块及老化测量模块，其特征在于，所述老化探测模块的输入端与处理器关键路径的输出端连接，所述老化探测模块的输出端通过多路复用器与老化测量模块的输入端连接，所述老化测量模块的输出端输出处理器关键路径的延时量。

进一步地，所述老化探测模块包括主锁存器D1、从锁存器D2、从锁存器D3、反相器NOT1、反相器NOT2、与非门NAND1、与非门NAND2及与非门NAND3，关键路径输出的信号翻转信息输入到主锁存器D1的输入D端，主锁存器D1的输出QM端分别与从锁存器D2的输入D端、反相器NOT1的输入端连接，主锁存器D1的输出QMN端与反相器NOT2的输入端连接，从锁存器D2的输出Q端与从锁存器D3的输入D端连接，从锁存器D3的输出QS端与反相器NOT1的输出端分别接入与非门NAND1的输入端，从锁存器D3的输出QSN端与反相器NOT2的输出端分别接入与非门NAND2的输入端，与非门NAND1的输出端PF和与非门NAND2的输出端PR分别接入一个多路复用器的输入端；所述多路复用器的输出端接入与非门NAND3的输入端，所述与非门NAND3的输出端输出关键路径脉冲信号。