[发明专利]半导体存储装置

说明书

实施方式提供一种能够高速动作的半导体存储装置。实施方式的半导体存储装置(1)具备：第1存储单元，能够保存第1数据；以及控制电路，构成为在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的源极施加第1电压，在所述第1存储单元的所述第1数据的验证动作中对所述第1存储单元的源极施加比所述第1电压低的第2电压。

[相关申请]

本申请享有以日本专利申请2018-176008号(申请日：2018年9月20日)为基础申请的优先权。本申请通过参考该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及一种半导体存储装置。

背景技术

作为半导体存储装置，已知NAND(Not AND，与非)型闪速存储器。

发明内容

实施方式提供一种能够高速动作的半导体存储装置。

实施方式的半导体存储装置包含：第1存储单元，能够保存第1数据；以及控制电路，构成为在所述第1存储单元的所述第1数据的读取动作中对所述第1存储单元的源极施加第1电压，在所述第1存储单元的所述第1数据的验证动作中对所述第1存储单元的源极施加比所述第1电压低的第2电压。

附图说明

图1是表示第1实施方式的半导体存储装置的整体构成的一例的框图。

图2是表示第1实施方式的半导体存储装置中的存储单元阵列的电路构成的一例的图。

图3是表示第1实施方式的半导体存储装置中的感测放大器模块的电路构成的一例的图。

图4是表示由第1实施方式的半导体存储装置的存储单元晶体管形成的阈值分布的一例的图。

图5A是表示第1实施方式的半导体存储装置的验证动作及读取动作中使用的各种电压的比较例的表。

图5B是表示第1实施方式的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。

图6A是表示第1实施方式的半导体存储装置的动作中施加到各信号线的电压的时间变化的比较例的时序图。

图6B是表示第1实施方式的半导体存储装置的动作中施加到各信号线的电压的时间变化的一例的时序图。

图7是表示第1实施方式的半导体存储装置的验证动作中的相对于时间轴描绘出不良比特数的曲线图的一例的图。

图8是表示第1实施方式的第1变化例的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。

图9是表示第1实施方式的第2变化例的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。

图10是表示第1实施方式的第3变化例的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。

图11是表示第1实施方式的第4变化例的半导体存储装置的验证动作及读取动作中使用的各种电压的一例的表。

具体实施方式

以下，参考附图对实施方式进行说明。附图是示意图。此外，在以下的说明中，对于具有大致相同功能及构成的构成要素标注相同符号。构成参照符号的文字后的数字以及构成参照符号的数字后的文字是通过包含相同文字及数字的参照符号来参照，且用于区分具有相同构成的要素彼此。在无需将由包含相同文字及数字的参照符号所表示的要素相互区分的情况下，这些要素由仅包含相同文字及数字的参照符号参照。

＜第1实施方式＞

以下，对第1实施方式的半导体存储装置1进行说明。

[构成例]