[发明专利]一种适用于宇航通信的速率自适应型LDPC译码器

权利要求书

1.一种适用于宇航通信的速率自适应型LDPC译码器，其特征在于,包括：输入数据处理模块、迭代译码模块和输出数据处理模块，其中，

所述输入数据处理模块包括帧同步检测单元、FIFO存储器和空帧填充单元，数据流输入所述帧同步检测单元，所述帧同步检测单元对数据做帧同步检测：如果帧同步，则将同步的数据帧送入所述FIFO存储器，否则，复位所述FIFO存储器、空帧填充单元、迭代译码模块和输出数据处理模块；根据所述FIFO存储器的满状态标记和空状态标记，所述空帧填充单元从所述FIFO存储器读取数据帧或填充空帧送入所述迭代译码模块；所述FIFO存储器的读取标记经延时后送至所述输出数据处理模块；

所述迭代译码模块对输入的数据帧进行迭代译码，并将迭代译码后的数据帧送入所述输出数据处理模块；其中，所述迭代译码模块包括初始信息存储单元、变量节点功能单元、校验节点功能单元、迭代信息存储单元和控制单元，所述初始信息存储单元由两组BlockRAM组成，迭代译码的具体步骤如下：

S1：所述控制单元控制所述初始信息存储单元的一组所述BlockRAM，该组所述BlockRAM写使能有效，接收来自信道的信息，当一帧数据全部存储后，切换到另一组所述BlockRAM存储下一帧数据，同时返还给所述控制单元一个信号；

S2：所述控制单元在一帧数据存储结束后，使能所述变量节点功能单元，并使能所述初始信息存储单元读取功能，进行变量节点更新运算，运算结果写入所述迭代信息存储单元；

S3：所述变量节点功能单元运算完成后，给所述控制单元发送结束信号，所述控制单元屏蔽所述变量节点功能单元和所述初始信息存储单元，启动所述校验节点功能单元的运算，所述校验节点功能单元从所述迭代信息存储单元读取信息，并将运算结果写入和读出地址相同位置中；

S4：所述校验节点功能单元运算结束后，所述校验节点功能单元给所述控制单元发送结束信号，所述控制单元屏蔽所述校验节点功能单元，启动所述变量节点功能单元和所述初始信息存储单元，这样所述变量节点功能单元和所述校验节点功能单元交替运算；

S5：经过最大迭代次数的迭代运算后，完成迭代译码，并将译码后的数据送入所述输出数据处理模块；

所述输出数据处理模块对迭代译码后的数据做硬判决并组帧输出，同时将所述读取标记作为数据有效性标记位伴随输出；其中，所述输出数据处理模块包括硬判决单元、组帧单元和数据有效性标记单元，所述硬判决单元对迭代译码后的数据进行硬判决，经所述组帧单元进行组帧输出，同时还输出所述数据有效性单元对判决数据标记的数据有效性标记和伴随时钟。

2.根据权利要求1所述的适用于宇航通信的速率自适应型LDPC译码器，其特征在于，所述空帧填充单元包括初始状态、读FIFO数据状态和填充空帧状态，其中，

初始状态：检测到FIFO存储器的满状态标记为“1”，空状态标记为“0”，记为sta＝10，此时FIFO处于可读取状态，开始读取FIFO数据，并启动一个13位宽计数器；其中，sta的第一位为满状态标记，第二位为空状态标记；

读FIFO数据状态：开始读取FIFO存储器数据，若检测sta＝00或sta＝10，则继续读取FIFO存储器数据；若出现非法状态sta＝11，则跳转到初始状态；若检测sta＝01且计数器num＝8192，则跳转到填充空帧状态；

填充空帧状态：FIFO存储器内数据读空，填充整帧格式空数据以保证编码模块输入连续，若检测sta＝01或sta＝00，则继续填充空帧；若出现非法状态sta＝11，直接跳到初始状态；若检测sta＝10且计数器num＝8192，则跳转到读FIFO数据状态。

3.根据权利要求1所述的适用于宇航通信的速率自适应型LDPC译码器，其特征在于，所述迭代译码模块采用修正最小和译码算法。

4.根据权利要求1所述的适用于宇航通信的速率自适应型LDPC译码器，其特征在于，在变量节点到校验节点的运算中，取归一化常数为0.75。

5.根据权利要求1所述的适用于宇航通信的速率自适应型LDPC译码器，其特征在于，所述迭代译码模块包括控制单元，所述控制单元在每帧数据帧头处进行强制复位，将单粒子翻转造成的错误限制在当前帧内。