[发明专利]晶体管及其形成方法、存储器

说明书

本发明涉及一种晶体管及其形成方法以及一种存储器，所述晶体管包括：衬底，所述衬底内形成有有源区和包围所述有源区的隔离区；所述有源区包括沟道区和分别位于所述沟道区两侧的源区和漏区；栅介质层，位于所述沟道区表面；电极层，包括位于所述隔离区表面的栅极延伸部、以及覆盖所述栅介质层表面且与所述栅极延伸部连接的栅极部，所述栅极延伸部围绕所述有源区设置。所述晶体管体效应的窄沟道效应得到改善。

技术领域

本发明涉及半导体技术领域，尤其涉及一种晶体管及其形成方法、一种存储器。

背景技术

在MOS晶体管电路工作时，其中各个MOS晶体管的衬底电位是时刻变化着的，如果对器件衬底的电位不加以控制的话，那么就有可能会出现场感应结以及源-衬底结正偏的现象；一旦发生这种现象时，器件和电路即告失效。所以，对于集成器件中的MOS晶体管，需要在衬底与源极之间加上一个适当高的反向电压——衬偏电压，以保证器件始终能够正常工作。

由于衬片电压的存在，会导致MOS晶体管产生体效应，使得MOS晶体管的阈值电压发生漂移，源极与衬底之间的电压偏差(衬偏电压)越大，阈值电压的漂移越大。

如何减小MOS晶体管的体效应，是目前亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种晶体管及其形成方法、一种存储器，减小晶体管的体效应，提高存储器的性能。

本发明提供一种晶体管，包括：衬底，所述衬底内形成有有源区和包围所述有源区的隔离区；所述有源区包括沟道区和分别位于所述沟道区两侧的源区和漏区；栅介质层，位于所述沟道区表面；电极层，包括位于所述隔离区表面的栅极延伸部、以及覆盖所述栅介质层表面且与所述栅极延伸部连接的栅极部，所述栅极延伸部围绕所述有源区设置。

可选的，所述栅极延伸部的形状为连续的闭合图形，所述栅极部沿沟道区宽度方向的至少一端与所述栅极延伸部连接。

可选的，所述栅极延伸部为环形，所述环形的形状包括矩形环、圆形环、椭圆形环、五边形环、六边形环或八边形环中的任意一种。

可选的，所述电极层为8字形。

可选的，所述栅极延伸部的面积大于或等于所述沟道区的面积。

可选的，所述电极层的材料为多晶硅或金属。

本发明的技术方案还提供一种晶体管的形成方法，包括：提供衬底，所述衬底内形成有有源区和包围所述有源区的隔离区；在所述有源区内形成沟道区和分别位于所述沟道区两侧的源区和漏区；形成位于所述沟道区表面的栅介质层；形成电极层，包括位于所述隔离区表面的栅极延伸部、以及覆盖所述栅介质层表面且与所述栅极延伸部连接的栅极部，所述栅极延伸部围绕所述有源区设置。

可选的，在所述衬底表面先形成所述电极层，所述电极层的栅极部下方的有源区作为所述沟道区；然后，再在所述栅极部两侧的有源区内分别形成所述源区和所述漏区。

可选的，所述栅极延伸部的形状为连续的闭合图形；所述栅极部沿沟道区宽度方向的至少一端与所述栅极延伸部连接。

可选的，所述环形的形状包括矩形环、圆形环、椭圆形环、五边形环、六边形环或八边形环中的任意一种。

可选的，所述电极层为8字形。

可选的，所述栅极延伸部的面积大于或等于所述沟道区的面积。

可选的，所述电极层的材料为多晶硅或金属。

可选的，所述电极层的栅极延伸部和栅极部同时形成。

本发明的技术方案还提供一种存储器，包括上述任一项所述的晶体管。